Recherche dans les collections de brevets nationales et internationales

1. (WO2018023363) SYSTÈME DE SIMULATION DE DÉFAILLANCE

Pub. No.:    WO/2018/023363    International Application No.:    PCT/CN2016/092795
Publication Date: Fri Feb 09 00:59:59 CET 2018 International Filing Date: Wed Aug 03 01:59:59 CEST 2016
IPC: G06F 17/50
Applicants: ZOU, Xia
邹霞
Inventors: ZOU, Xia
邹霞
ZHONG, Linglong
钟玲珑
Title: SYSTÈME DE SIMULATION DE DÉFAILLANCE
Abstract:
L'invention concerne un système de simulation de défaillance principalement constitué d'un circuit de commande de bus, d'un système numérique FPGA, d'un contrôleur de microordinateur monopuce, d'un circuit de conditionnement de commande par programme, d'un circuit d'adaptateur d'interface, d'un module de communication à port série, d'un système d'alimentation électrique et de divers types de câbles d'équipement. Le système numérique FPGA comprend un module de commande de défaillance général, qui est principalement constitué d'un système de commande SOPC, du système d'alimentation électrique, du contrôleur de microordinateur monopuce, du module de communication à port série, d'un module pilote d'E/S, d'un bouton de débogage, d'un module indicateur à LED, d'une prise, etc. Le système de commande SOPC est principalement constitué d'une puce numérique FPGA 1C6PQ240C8, d'une puce de configuration série EPCS4, d'un oscillateur à quartz de 50 MHz, d'un condensateur de filtrage, d'une prise associée, etc. Le système de simulation de défaillance forme, au moyen de multiples mappages et transmissions de signaux, une défaillance qui se produit de l'intérieur vers l'extérieur et qui a une dimension incertaine, satisfaisant ainsi aux exigences de la simulation de défaillance.