WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018023363) SYSTÈME DE SIMULATION DE DÉFAILLANCE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/023363    N° de la demande internationale :    PCT/CN2016/092795
Date de publication : 08.02.2018 Date de dépôt international : 02.08.2016
CIB :
G06F 17/50 (2006.01)
Déposants : ZOU, Xia [CN/CN]; (CN)
Inventeurs : ZOU, Xia; (CN).
ZHONG, Linglong; (CN)
Données relatives à la priorité :
Titre (EN) FAULT SIMULATION SYSTEM
(FR) SYSTÈME DE SIMULATION DE DÉFAILLANCE
(ZH) 一种故障仿真系统
Abrégé : front page image
(EN)A fault simulation system mainly consists of a bus control circuit, an FPGA digital system, a single-chip microcomputer controller, a program control conditioning circuit, an interface adapter circuit, a serial port communication module, a power supply system, and various types of equipment cables. The FPGA digital system comprises a general fault control module, which mainly consists of an SOPC control system, the power supply system, the single-chip microcomputer controller, the serial port communication module, an I/O driver module, a debug button, an LED indicator module, and a socket etc. The SOPC control system mainly consists of an FPGA digital chip 1C6PQ240C8, a serial configuration chip EPCS4, a 50MHz crystal oscillator, a filter capacitor, and a related socket etc. The fault simulation system forms, by means of the multiple signal mappings and transmissions, a fault, which occurs from inside to outside and has an uncertain dimension, satisfying the requirements of the fault simulation.
(FR)L'invention concerne un système de simulation de défaillance principalement constitué d'un circuit de commande de bus, d'un système numérique FPGA, d'un contrôleur de microordinateur monopuce, d'un circuit de conditionnement de commande par programme, d'un circuit d'adaptateur d'interface, d'un module de communication à port série, d'un système d'alimentation électrique et de divers types de câbles d'équipement. Le système numérique FPGA comprend un module de commande de défaillance général, qui est principalement constitué d'un système de commande SOPC, du système d'alimentation électrique, du contrôleur de microordinateur monopuce, du module de communication à port série, d'un module pilote d'E/S, d'un bouton de débogage, d'un module indicateur à LED, d'une prise, etc. Le système de commande SOPC est principalement constitué d'une puce numérique FPGA 1C6PQ240C8, d'une puce de configuration série EPCS4, d'un oscillateur à quartz de 50 MHz, d'un condensateur de filtrage, d'une prise associée, etc. Le système de simulation de défaillance forme, au moyen de multiples mappages et transmissions de signaux, une défaillance qui se produit de l'intérieur vers l'extérieur et qui a une dimension incertaine, satisfaisant ainsi aux exigences de la simulation de défaillance.
(ZH)一种故障仿真系统,主要由总线控制电路、FPGA数字系统、单片机控制器、程控调理电路、接口适配电路、串口通信模块、供电系统以及各类装备电缆组成,所述FPGA数字系统包括通用故障控制模块,主要由SOPC控制系统、供电系统、单片机控制器、串行通讯模块、I/O驱动模块、调试按键及LED指示模块以及插座等组成,其中所述SOPC控制系统主要由FPGA数字芯片1C6PQ240C8、串行配置芯片EPCS4、50MHz晶振、滤波电容以及相关插座等组成。故障仿真系统,通过信号的多次映射与传递,形成的是由内及外发生的、维数不定的故障,满足故障仿真的要求。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)