WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018020549) DISPOSITIF À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/020549    N° de la demande internationale :    PCT/JP2016/071721
Date de publication : 01.02.2018 Date de dépôt international : 25.07.2016
CIB :
H01L 21/338 (2006.01), H01L 29/778 (2006.01), H01L 29/812 (2006.01)
Déposants : MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP)
Inventeurs : YAMAGUCHI, Yutaro; (JP).
HANGAI, Masatake; (JP).
YAMANAKA, Koji; (JP)
Mandataire : TAZAWA, Hideaki; (JP).
HAMADA, Hatsune; (JP).
NAKASHIMA, Nari; (JP).
SAKAMOTO, Tatsuya; (JP).
TSUJIOKA, Masaaki; (JP).
INOUE, Kazuma; (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
Abrégé : front page image
(EN)A semiconductor device (1) is provided with: a base substrate; a semiconductor layer formed on the base substrate; electrode patterns (10, 21-24), in which drain electrodes and source electrodes are alternately arrayed in the predetermined array direction (X) on the semiconductor layer; and a group of gate fingers (31-38) each having a shape extending in the extending direction (Y) that is different from the array direction (X). Each of the gate fingers (31-38) is disposed in a region between the drain electrodes and the source electrodes. Furthermore, the gate fingers (31-38) are disposed at positions displaced from each other in the extending direction (Y).
(FR)La présente invention concerne un dispositif à semi-conducteurs (1) qui est pourvu : d'un substrat de base ; d'une couche semi-conductrice formée sur le substrat de base ; de motifs d'électrode (10, 21-24) dans lesquels des électrodes de drain et de source sont alternativement disposées en réseau dans la direction de réseau prédéterminée (X) sur la couche semi-conductrice ; d'un groupe de doigts de grille (31-38) présentant chacun une forme s'étendant dans la direction d'extension (Y) qui est différente de la direction de réseau (X). Chaque doigt du groupe de doigts de grille (31-38) est disposé dans une région située entre les électrodes de drain et de source. En outre, les doigts de grille (31-38) sont disposés à des emplacements écartés les uns des autres dans la direction d'extension (Y).
(JA)半導体装置(1)は、下地基板と、下地基板上に形成されている半導体層と、この半導体層上で予め定められた配列方向(X)に沿ってドレイン電極及びソース電極が交互に配列されている電極パターン(10,21~24)と、前記配列方向(X)とは異なる延在方向(Y)に延在する形状を有する一群のゲートフィンガー(31~38)とを備える。ゲートフィンガー(31~38)の各々は、ドレイン電極とソース電極との間の領域に配置されている。また、ゲートフィンガー(31~38)は、延在方向(Y)に互いにずれた位置にそれぞれ配置されている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)