WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017223541) PROCÉDÉ AU NITRURE DE SILICIUM POUR LA RÉDUCTION DU DÉCALAGE DE SEUIL
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/223541    N° de la demande internationale :    PCT/US2017/039150
Date de publication : 28.12.2017 Date de dépôt international : 23.06.2017
CIB :
H01L 29/78 (2006.01), H01L 21/336 (2006.01), H01L 21/318 (2006.01)
Déposants : TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. Box 655474, Mail Station 3999 Dallas, TX 75265-5474 (US).
TEXAS INSTRUMENTS JAPAN LIMITED [JP/JP]; 24-1 Nishi-Shinjuku 6-chome Shinjuku-ku, Tokyo 160-8366 (JP) (JP only)
Inventeurs : DELLAS, Nicholas, Stephen; (US).
TIPIRNENI, Naveen; (US).
LEE, Dong, Seup; (US)
Mandataire : DAVIS, Jr., Michael, A.; (US).
CHAN, Daniel, T.; (US)
Données relatives à la priorité :
15/191,500 23.06.2016 US
Titre (EN) SILICON NITRIDE PROCESS FOR REDUCTION OF THRESHOLD SHIFT
(FR) PROCÉDÉ AU NITRURE DE SILICIUM POUR LA RÉDUCTION DU DÉCALAGE DE SEUIL
Abrégé : front page image
(EN)A semiconductor device (100) has a substrate (102) with a semiconductor material (104). The semiconductor device (100) includes a field effect transistor (106) in and on the semiconductor material (104). The field effect transistor (106) has a gate dielectric layer (110) over the semiconductor material (104) of the semiconductor device (100), and a gate (112) over the gate dielectric layer (110). The gate dielectric layer (110) includes a layer of nitrogen-rich silicon nitride (120) immediately over the region for the channel (114), and under the gate (112).
(FR)L'invention concerne un dispositif à semi-conducteur (100) comprenant un substrat (102) d'un matériau semi-conducteur (104). Le dispositif semi-conducteur (100) comprend un transistor à effet de champ (106) dans et sur le matériau semi-conducteur (104). Le transistor à effet de champ (106) comporte une couche diélectrique de grille (110) sur le matériau semi-conducteur (104) du dispositif semi-conducteur (100), et une grille (112) sur la couche diélectrique de grille (110). La couche diélectrique de grille (110) comprend une couche de nitrure de silicium riche en azote (120) immédiatement au-dessus de la région du canal (114), et sous la grille (112).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)