WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017223004) FILE D'ATTENTE DE CHARGEMENT-STOCKAGE POUR UN PROCESSEUR BASÉ SUR UN BLOC
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/223004 N° de la demande internationale : PCT/US2017/038204
Date de publication : 28.12.2017 Date de dépôt international : 20.06.2017
CIB :
G06F 9/38 (2006.01)
Déposants : MICROSOFT TECHNOLOGY LICENSING, LLC[US/US]; One Microsoft Way Redmond, Washington 98052-6399, US
Inventeurs : SMITH, Aaron L.; US
GRAY, Jan S.; US
Mandataire : MINHAS, Sandip; US
CHEN, Wei-Chen Nicholas; US
DRAKOS, Katherine J.; US
KADOURA, Judy M.; US
HOLMES, Danielle J.; US
SWAIN, Cassandra T.; US
WONG, Thomas S.; US
CHOI, Daniel; US
HWANG, William C.; US
WIGHT, Stephen A.; US
Données relatives à la priorité :
15/224,58731.07.2016US
62/353,93723.06.2016US
Titre (EN) LOAD-STORE QUEUE FOR BLOCK-BASED PROCESSOR
(FR) FILE D'ATTENTE DE CHARGEMENT-STOCKAGE POUR UN PROCESSEUR BASÉ SUR UN BLOC
Abrégé : front page image
(EN) Technology related to load-store queues for block-based processor architectures is disclosed. In one example of the disclosed technology, a processor includes issue logic and a load-store buffer. The issue logic can be configured to issue load and store instructions out of program order. Each of the load and store instructions can include an identifier specifying a relative program order of the respective instruction. The load-store buffer can be configured to enqueue the issued load and store instructions; generate hash values for addresses of the load and store instructions; and update a hash data structure using the generated hash values for the issued store instructions as an index of the hash data structure. For the load instructions, the hash data structure can be searched to generate load response data for the load instructions. The generated load response data can be forwarded to an execution unit of the processor.
(FR) La présente invention concerne des files d'attente de chargement-stockage pour des architectures de processeur basées sur un bloc. Dans un exemple de la technologie décrite, un processeur comprend une logique d'émission et un tampon de chargement-stockage. La logique d'émission peut être configurée afin d'émettre des instructions de chargement et de stockage hors d'un ordre de programme. Chacune des instructions de chargement et de stockage peut comprendre un identifiant spécifiant un ordre de programme relatif de l'instruction respective. Le tampon de chargement-stockage peut consister : à placer en file d'attente les instructions de chargement et de stockage émises ; à générer des valeurs de hachage pour des adresses des instructions de chargement et de stockage ; et à mettre à jour une structure de données de hachage à l'aide des valeurs de hachage générées pour les instructions de stockage émises en tant qu'indice de la structure de données de hachage. Pour les instructions de chargement, la structure de données de hachage peut être recherchée afin de générer des données de réponse de chargement pour les instructions de chargement. Les données de réponse de chargement générées peuvent être acheminées vers une unité d'exécution du processeur.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)