Recherche dans les collections de brevets nationales et internationales

1. (WO2017222791) TRANSFERTS DE MÉMOIRE CACHE POSTE À POSTE, AUTO-SENSIBLES, ENTRE DES MÉMOIRES CACHE LOCALES ET PARTAGÉES DANS UN SYSTÈME MULTIPROCESSEUR

Pub. No.:    WO/2017/222791    International Application No.:    PCT/US2017/035905
Publication Date: Fri Dec 29 00:59:59 CET 2017 International Filing Date: Tue Jun 06 01:59:59 CEST 2017
IPC: G06F 12/0831
G06F 12/084
G06F 15/167
G06F 12/0804
G06F 12/0811
Applicants: QUALCOMM INCORPORATED
Inventors: LE, Hien, Minh
TRUONG, Thuong, Quang
ROBINSON, Eric, Francis
HEROLD, Brad
BELL, Robert, Jr.
Title: TRANSFERTS DE MÉMOIRE CACHE POSTE À POSTE, AUTO-SENSIBLES, ENTRE DES MÉMOIRES CACHE LOCALES ET PARTAGÉES DANS UN SYSTÈME MULTIPROCESSEUR
Abstract:
L'invention porte sur des transferts de mémoire cache poste à poste, auto-sensibles, entre des mémoires cache locales et partagées dans un système multiprocesseur. L'invention porte également sur un système de mémoire cache partagée comprenant des mémoires cache locales partagées accessibles par une unité centrale de traitement (CPU) associée et d'autres unités centrales d'une manière poste à poste. Lorsqu'une unité centrale souhaite demander un transfert de mémoire cache (par exemple, en réponse à une éviction de mémoire cache), l'unité centrale agissant en tant qu'unité centrale maître émet une demande de transfert de mémoire cache. En réponse, les unités centrales cibles émettent des réponses de surveillance indiquant leur volonté d'accepter le transfert de mémoire cache. Les unités centrales cibles utilisent également les réponses de surveillance afin d'être auto-sensibles à la volonté d'autres unités centrales cibles d'accepter le transfert de mémoire cache. Les unités centrales cibles disposées à accepter le transfert de mémoire cache utilisent un procédé de sélection prédéfini de l'unité centrale cible pour déterminer son acceptation du transfert de mémoire cache. Cela permet d'éviter qu'une unité centrale fasse de multiples demandes pour trouver une unité centrale cible destinée à un transfert de mémoire cache.