WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017222525) DISPOSITIFS DE RRAM AVEC BALLAST INTRINSÈQUE SUR DEUX FACES
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/222525    N° de la demande internationale :    PCT/US2016/038945
Date de publication : 28.12.2017 Date de dépôt international : 23.06.2016
CIB :
H01L 45/00 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventeurs : MAJHI, Prashant; (US).
PILLARISETTY, Ravi; (US).
KARPOV, Elijah V.; (US).
SHAH, Uday; (US).
MUKHERJEE, Niloy; (US).
INDUKURI, Tejaswi K.; (US).
CLARKE, James S.; (US)
Mandataire : BRASK, Justin, K.; (US)
Données relatives à la priorité :
Titre (EN) RRAM DEVICES WITH TWO-SIDED INTRINSIC BALLAST
(FR) DISPOSITIFS DE RRAM AVEC BALLAST INTRINSÈQUE SUR DEUX FACES
Abrégé : front page image
(EN)Approaches for fabricating RRAM stacks with two intrinsic ballast layers, and the resulting structures and devices, are described. In an example, a resistive random access memory (RRAM) device includes a conductive interconnect disposed in an inter-layer dielectric (ILD) layer disposed above a substrate. An RRAM element is disposed on the conductive interconnect. The RRAM element includes a first electrode layer disposed on the uppermost surface of the conductive interconnect, a resistance switching layer disposed above the first electrode layer, and a second electrode layer disposed above the resistance switching layer. A first intrinsic ballast layer is disposed directly between and in contact with the first electrode layer and the resistance switching layer. A second intrinsic ballast layer is disposed directly between and in contact with the second electrode layer and the resistance switching layer.
(FR)L'invention concerne des approches pour la réalisation d'empilements de RRAM dotés de deux couches de ballast intrinsèque, ainsi que les structures et dispositifs résultants. Dans un exemple, un dispositif de mémoire vive résistive (RRAM) comprend une interconnexion conductrice disposée dans une couche de diélectrique inter-couches (ILD) disposée au-dessus d'un substrat. Un élément de RRAM est disposé sur l'interconnexion conductrice. L'élément de RRAM comprend une première couche d'électrode disposée sur la surface supérieure extrême de l'interconnexion conductrice, une couche de commutation de résistance disposée au-dessus de la première couche d'électrode, et une deuxième couche d'électrode disposée au-dessus de la couche de commutation de résistance. Une première couche de ballast intrinsèque est disposée directement entre la première couche d'électrode et la couche de commutation de résistance, et en contact avec celles-ci. Une deuxième couche de ballast intrinsèque est disposée directement entre la deuxième couche d'électrode et la couche de commutation de résistance, et en contact avec celles-ci.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)