WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017222513) TECHNIQUES DE CO-INTEGRATION MONOLITHIQUE DE TRANSISTORS Á SEMI-CONDUCTEUR EN SILICIUM ET III-N
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/222513    N° de la demande internationale :    PCT/US2016/038627
Date de publication : 28.12.2017 Date de dépôt international : 22.06.2016
CIB :
H01L 29/78 (2006.01), H01L 29/49 (2006.01), H01L 21/203 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventeurs : RADOSAVLJEVIC, Marko; (US).
THEN, Han Wui; (US).
DASGUPTA, Sansaptak; (US).
TOLCHINSKY, Peter G.; (US)
Mandataire : RAYMOND, Jonathan R.; (US)
Données relatives à la priorité :
Titre (EN) TECHNIQUES FOR MONOLITHIC CO-INTEGRATION OF SILICON AND III-N SEMICONDUCTOR TRANSISTORS
(FR) TECHNIQUES DE CO-INTEGRATION MONOLITHIQUE DE TRANSISTORS Á SEMI-CONDUCTEUR EN SILICIUM ET III-N
Abrégé : front page image
(EN)Techniques are disclosed for monolithic co-integration of silicon (Si)-based transistor devices and III-N semiconductor-based transistor devices over a commonly shared semiconductor substrate. In accordance with some embodiments, the disclosed techniques may be used to provide a silicon-on-insulator (SOI) or other semiconductor-on-insulator structure including: (1) a Si (111) surface available for formation of III-N-based n-channel devices; and (2) a Si (100) surface available for formation of Si-based p-channel devices, n-channel devices, or both. Further processing may be performed, in accordance with some embodiments, to provide n-channel and p-channel devices over the Si (111) and Si (100) surfaces, as desired. In accordance with some embodiments, the disclosed techniques may be used to provide co-integrated III-N-based n-type metal-oxide-semiconductor (NMOS) devices and Si-based p-type metal-oxide-semiconductor (PMOS), NMOS, or complementary MOS (CMOS) devices with different step heights or with a given degree of co-planarity, as desired for a given target application or end-use.
(FR)L'invention concerne des Techniques de co-intégration monolithique de dispositifs à transistors à base de silicium (Si) et de dispositifs à transistors à base de semi-conducteurs III-N sur un substrat à semi-conducteurs commun. Selon certains modes de réalisation, les techniques décrites peuvent être utilisées pour fournir une structure silicium sur isolant (SOI) ou autre structure semi-conductrice sur isolant comprenant : (1) un surface en Si (111) disponible pour la formation de dispositifs à canal n à base de III-n; et (2) une surface Si (100) disponible pour la formation de dispositifs à canal p à base de Si, de dispositifs à canal n, ou les deux. D'autres traitements peuvent être effectués, selon certains modes de réalisation, pour fournir des dispositifs à canal n et à canal p sur les surfaces Si (111) et Si (100), selon les besoins. Selon certains modes de réalisation, les techniques décrites peuvent être utilisées pour fournir un semi-conducteur à oxyde métallique de type n (NMOS) à base de III-n co-intégré) dispositifs et semi-conducteurs à oxyde métallique de type p à base de Si (PMOS), NMOS, ou MOS complémentaire (CMOS) ayant des hauteurs de pas différentes ou avec un degré de coplanarité donné, tel que souhaité pour une application cible ou une utilisation finale donnée.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)