WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017222471) BOÎTIER DE SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FORMATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/222471    N° de la demande internationale :    PCT/SG2017/050291
Date de publication : 28.12.2017 Date de dépôt international : 08.06.2017
Demande présentée en vertu du Chapitre 2 :    23.04.2018    
CIB :
H01L 23/66 (2006.01), H01L 23/52 (2006.01), H01Q 23/00 (2006.01), H01L 23/31 (2006.01), H05K 1/02 (2006.01)
Déposants : AGENCY FOR SCIENCE, TECHNOLOGY AND RESEARCH [SG/SG]; 1 Fusionopolis Way, #20-10 Connexis North Tower, Singapore 138632 (SG)
Inventeurs : CHANG, Ka Fai; (SG).
HAN, Yong; (SG).
HO, David Soon Wee; (SG).
LIM, Ying Ying; (SG)
Mandataire : VIERING, JENTSCHURA & PARTNER LLP; P.O. Box 1088, Rochor Post Office, Rochor Road, Singapore 911833 (SG)
Données relatives à la priorité :
10201605211S 24.06.2016 SG
Titre (EN) SEMICONDUCTOR PACKAGE AND METHOD OF FORMING THE SAME
(FR) BOÎTIER DE SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FORMATION
Abrégé : front page image
(EN)Various embodiments may provide a semiconductor package. The semiconductor package may include a semiconductor chip, a first mold compound layer at least partially covering the semiconductor chip, and a redistribution layer over the first mold compound layer, the redistribution layer including one or more electrically conductive lines in electrical connection with the semiconductor chip. The semiconductor package may additionally include a second mold compound layer over the redistribution layer, and an antenna array over the second mold compound layer, the antenna array configured to be coupled to the one or more electrically conductive lines.
(FR)Selon divers modes de réalisation, la présente invention peut concerner un boîtier de semi-conducteur. Le boîtier de semi-conducteur peut comprendre une puce de semi-conducteur, une première couche de composé de moulage recouvrant au moins partiellement la puce de semi-conducteur, et une couche de redistribution sur la première couche de composé de moulage, la couche de redistribution comprenant une ou plusieurs lignes électroconductrices en connexion électrique avec la puce de semi-conducteur. Le boîtier de semi-conducteur peut en outre comprendre une seconde couche de composé de moulage sur la couche de redistribution, et un groupement d'antennes sur la seconde couche de composé de moulage, le groupement d'antennes étant configuré pour être couplé auxdites une ou plusieurs lignes électroconductrices.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)