WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017219611) CIRCUIT DE GÉNÉRATION DE SIGNAL DE BALAYAGE DE GRILLE ET PROCÉDÉ D'ATTAQUE DE GRILLE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/219611 N° de la demande internationale : PCT/CN2016/108561
Date de publication : 28.12.2017 Date de dépôt international : 05.12.2016
CIB :
G09G 3/36 (2006.01)
Déposants : BOE TECHNOLOGY GROUP CO., LTD.[CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District, Beijing 100015, CN
BEIJING BOE DISPLAY TECHNOLOGY CO., LTD.[CN/CN]; No. 118 Jinghaiyilu, BDA, Beijing 100176, CN
Inventeurs : LIU, Lei; CN
Mandataire : TEE&HOWE INTELLECTUAL PROPERTY ATTORNEYS; Yuan CHEN 10th Floor, Tower D, Minsheng Financial Center, 28 Jianguomennei Avenue, Dongcheng District, Beijing 100005, CN
Données relatives à la priorité :
201610460824.622.06.2016CN
Titre (EN) GATE SCANNING SIGNAL GENERATING CIRCUIT AND GATE DRIVING METHOD
(FR) CIRCUIT DE GÉNÉRATION DE SIGNAL DE BALAYAGE DE GRILLE ET PROCÉDÉ D'ATTAQUE DE GRILLE
Abrégé : front page image
(EN) A gate scanning signal generating circuit includes a first sub-circuit (301) configured to receive M numbers of gate high voltage signals (VGH1, VGH2), the first sub-circuit (301) having a first output terminal (VGH_OUT) configured to output the M numbers of gate high voltage signals (VGH1, VGH2) consecutively for turning on a thin film transistor coupled to the gate line; and a second sub-circuit (302) configured to receive N numbers of gate low voltage signals (VGL1, VGL2), the second sub-circuit (302) having a second output terminal (VGL_OUT) configured to output the N numbers of gate low voltage signals (VGL1, VGL2) consecutively for turning off the thin film transistor coupled to the gate line.
(FR) La présente invention concerne un circuit de génération de signal de balayage de grille qui comprend un premier sous-circuit (301) configuré pour recevoir M nombres de signaux haute tension de grille (VGH1, VGH2), le premier sous-circuit (301) possédant une première borne de sortie (VGH_SORTIE) configurée pour délivrer en sortie les M nombres de signaux haute tension de grille (VGH1, VGH2) consécutivement de manière à allumer un transistor à couche mince couplé à la ligne de grille ; et un second sous-circuit (302) configuré pour recevoir N nombres de signaux basse tension de grille (VGL1, VGL2), le second sous-circuit (302) possédant une seconde borne de sortie (VGL_SORTIE) configuré pour délivrer en sortie les N nombres de signaux basse tension de grille (VGL1, VGL2) consécutivement de manière à éteindre le transistor à couche mince couplé à la ligne de grille.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)