Recherche dans les collections de brevets nationales et internationales

1. (WO2017218099) LOGIQUE DE SYNCHRONISATION POUR DEMANDES DE MÉMOIRE

Pub. No.:    WO/2017/218099    International Application No.:    PCT/US2017/031182
Publication Date: Fri Dec 22 00:59:59 CET 2017 International Filing Date: Sat May 06 01:59:59 CEST 2017
IPC: G06F 13/16
G06F 12/0806
Applicants: INTEL CORPORATION
Inventors: SURY, Samantika S.
BLANKENSHIP, Robert G.
STEELY, JR., Simon C.
Title: LOGIQUE DE SYNCHRONISATION POUR DEMANDES DE MÉMOIRE
Abstract:
Dans un mode de réalisation, un processeur comprend une pluralité de cœurs et une logique de synchronisation. La logique de synchronisation inclut un circuit destiné : à recevoir une première et une seconde demande de mémoire ; à déterminer si la seconde demande de mémoire est en conflit avec la première ; et, s'il est déterminé que la seconde demande de mémoire est en conflit avec la première, à traiter la seconde demande de mémoire à l'aide d'un protocole de cohérence de cache sans blocage. L'invention comporte d'autres modes de réalisation.