WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017218099) LOGIQUE DE SYNCHRONISATION POUR DEMANDES DE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/218099    N° de la demande internationale :    PCT/US2017/031182
Date de publication : 21.12.2017 Date de dépôt international : 05.05.2017
CIB :
G06F 13/16 (2006.01), G06F 12/0806 (2016.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventeurs : SURY, Samantika S.; (US).
BLANKENSHIP, Robert G.; (US).
STEELY, JR., Simon C.; (US)
Mandataire : GARZA, John C.; (US).
RICHARDS, Edwin E.; (US).
TROP, Timothy N.; (US).
ROZMAN, Mark J.; (US).
PRUNER JR., Fred G.; (US).
RIFAI, D'Ann Naylor; (US)
Données relatives à la priorité :
15/180,351 13.06.2016 US
Titre (EN) SYNCHRONIZATION LOGIC FOR MEMORY REQUESTS
(FR) LOGIQUE DE SYNCHRONISATION POUR DEMANDES DE MÉMOIRE
Abrégé : front page image
(EN)In an embodiment, a processor includes a plurality of cores and synchronization logic. The synchronization logic includes circuitry to: receive a first memory request and a second memory request; determine whether the second memory request is in contention with the first memory request; and in response to a determination that the second memory request is in contention with the first memory request, process the second memory request using a non-blocking cache coherence protocol. Other embodiments are described and claimed.
(FR)Dans un mode de réalisation, un processeur comprend une pluralité de cœurs et une logique de synchronisation. La logique de synchronisation inclut un circuit destiné : à recevoir une première et une seconde demande de mémoire ; à déterminer si la seconde demande de mémoire est en conflit avec la première ; et, s'il est déterminé que la seconde demande de mémoire est en conflit avec la première, à traiter la seconde demande de mémoire à l'aide d'un protocole de cohérence de cache sans blocage. L'invention comporte d'autres modes de réalisation.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)