WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017215451) SUBSTRAT DE MATRICE ET SON PROCÉDÉ DE FABRICATION ET PANNEAU D’AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/215451    N° de la demande internationale :    PCT/CN2017/086845
Date de publication : 21.12.2017 Date de dépôt international : 01.06.2017
CIB :
G02F 1/1362 (2006.01)
Déposants : BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015 (CN).
BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; No.8 Xihuanzhonglu, BDA Beijing 100176 (CN)
Inventeurs : LIN, Zijin; (CN).
ZHAO, Haisheng; (CN).
PEI, Xiaoguang; (CN)
Mandataire : TEE&HOWE INTELLECTUAL PROPERTY ATTORNEYS; Yuan Chen, 10th Floor, Tower D Minsheng Financial Center 28 Jianguomennei Avenue Dongcheng District, Beijing 100005 (CN)
Données relatives à la priorité :
201610438382.5 17.06.2016 CN
Titre (EN) ARRAY SUBSTRATE AND MANUFACTURING METHOD, AND DISPLAY PANEL
(FR) SUBSTRAT DE MATRICE ET SON PROCÉDÉ DE FABRICATION ET PANNEAU D’AFFICHAGE
Abrégé : front page image
(EN)An array substrate includes a substrate(1), at least one test line(2), an insulating layer(3), and an electrostatic shielding pattern(4). The at least one test line(2) is disposed over the substrate(1). The insulating layer(3) is disposed over the at least one test line(2). The electrostatic shielding pattern(4) is disposed over the insulating layer(3), and insulated from the at least one test line(2) in the array substrate by the insulating layer(3). The electrostatic shielding pattern(4) is configured to absorb and guide out static electricity from the array substrate, to thereby avoid the static electricity entering an interior of the array substrate via the at least one test line(2). A method for manufacturing the array substrate, and a display panel containing the array substrate are also provided in the disclosure.
(FR)L'invention concerne un substrat de matrice comprenant un substrat (1), au moins une ligne de test (2), une couche isolante (3) et un motif de blindage électrostatique (4). L'au moins une ligne de test (2) est disposée sur le substrat (1). La couche isolante (3) est disposée sur l'au moins une ligne de test (2). Le motif de blindage électrostatique (4) est disposé sur la couche isolante (3) et est isolé de l'au moins une ligne de test (2) dans le substrat de matrice par la couche isolante (3). Le motif de blindage électrostatique (4) est conçu pour absorber et guider l'électricité statique à l'écart du substrat de matrice, afin d'éviter ainsi l'entrée d'électricité statique à l'intérieur du substrat de matrice par l'intermédiaire de l'au moins une ligne de test (2). L'invention concerne également un procédé de fabrication du substrat de matrice et un panneau d'affichage contenant le substrat de matrice.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)