WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017215138) TRANSISTOR Á COUCHE MINCE D'OXYDE Á ÉLECTRODE DOUBLE GRILLE COPLANAIRE ET PROCÉDÉ DE FABRICATION DUDIT TRANSISTOR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/215138    N° de la demande internationale :    PCT/CN2016/099064
Date de publication : 21.12.2017 Date de dépôt international : 14.09.2016
CIB :
H01L 29/786 (2006.01), H01L 21/34 (2006.01)
Déposants : WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD [CN/CN]; Building C5 No.666 Gaoxin Avenue East Lake High-Tech Development Zone Wuhan, Hubei 430070 (CN)
Inventeurs : XIE, Yingtao; (CN)
Mandataire : MING & YUE INTELLECTUAL PROPERTY LAW FIRM; Suite 611, 6/F, Block 206, Nanyou Second Industrial Zone (Block B, HengYue Center) No.21 Dengliang Road, Nanshan Shenzhen, Guangdong 518054 (CN)
Données relatives à la priorité :
201610414032.5 13.06.2016 CN
Titre (EN) COPLANAR DOUBLE-GATE ELECTRODE OXIDE THIN-FILM TRANSISTOR AND PREPARATION METHOD THEREFOR
(FR) TRANSISTOR Á COUCHE MINCE D'OXYDE Á ÉLECTRODE DOUBLE GRILLE COPLANAIRE ET PROCÉDÉ DE FABRICATION DUDIT TRANSISTOR
(ZH) 共平面型双栅电极氧化物薄膜晶体管及其制备方法
Abrégé : front page image
(EN)A coplanar double-gate electrode oxide thin-film transistor, comprising: a substrate (1); a bottom gate electrode (21) formed above the substrate (1); a first gate insulating layer (31) formed above the bottom gate electrode (21); an oxide semiconductor layer (4) formed above the first gate insulating layer (31); a source electrode contact region (51) and a drain electrode contact region (52) formed at two sides of the oxide semiconductor layer (4); a second gate insulating layer (32) formed above the semiconductor layer (4); and a top gate electrode (22) formed above the second gate insulating layer (32), wherein an upper surface of the substrate (1) is sunken towards the interior thereof to form a groove, and the bottom gate electrode (21) is formed in the groove, so that an upper surface of the bottom gate electrode (21) and the upper surface of the substrate (1) are located on the same horizontal plane. The thin film transistor has the characteristics of both a double-gate electrode and a coplanar structure, thereby improving the stability of the thin film transistor, optimizing the response speed thereof, and reducing properties such as a driving voltage.
(FR)Un transistor à couche mince d'oxyde à électrode double grille coplanaire, comprenant : un substrat (1); une électrode de grille inférieure (21) formée au-dessus du substrat (1); une première couche de grille d'isolation (31) formée au-dessus de l'électrode de grille inférieure (21); une couche d'oxyde semi-conductrice (4) formée au-dessus de la première couche de grille d'isolation (31); une région de contact d'électrode source (51) et une région de contact d'électrode drain (52) formée sur deux côtés de la couche semi-conductrice d'oxyde (4); une seconde couche de grille d'isolation (32) formée au-dessus de la couche semi-conductrice (4); et une électrode de grille supérieure (22) formée au-dessus de la seconde couche de grille d'isolation (32), une surface supérieure du substrat (1) étant enfoncée vers l'intérieur de celui-ci pour former une rainure, et l'électrode de grille inférieure (21) est formée dans la rainure, de sorte qu'une surface supérieure de l'électrode de grille inférieure (21) et la surface supérieure du substrat (1) sont situées sur le même plan horizontal. Le transistor à couche mince présente les caractéristiques à la fois d'une électrode double grille et d'une structure coplanaire, ce qui permet d'améliorer la stabilité du transistor à couche mince, d'optimiser sa vitesse de réponse, et de réduire les propriétés telles qu'une tension de commande.
(ZH)一种共平面型双栅电极氧化物薄膜晶体管,包括基板(1)、形成于基板(1)上方的底栅电极(21);形成于底栅电极(21)上方的第一栅极绝缘层(31);形成于第一栅极绝缘层(31)上方的氧化物半导体层(4);形成于所述氧化物半导体层(4)两侧的源极接触区(51)和漏极接触区(52);形成于半导体层(4)上方的第二栅极绝缘层(32);形成于第二栅极绝缘层(32)上方的顶栅电极(22);其中,基板(1)上表面朝向自身内部凹陷形成凹槽,底栅电极(21)形成于凹槽中,使底栅电极(21)上表面与基板(1)上表面处于同一水平面。上述薄膜晶体管同时兼具双栅电极和共平面结构的特点,可提高薄膜晶体管的稳定性、优化其响应速度、降低驱动电压等性能。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)