Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017212773) DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/212773 N° de la demande internationale : PCT/JP2017/014675
Date de publication : 14.12.2017 Date de dépôt international : 10.04.2017
CIB :
H01L 29/78 (2006.01) ,H01L 29/06 (2006.01) ,H01L 29/12 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
06
caractérisés par leur forme; caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
12
caractérisés par les matériaux dont ils sont constitués
Déposants :
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
Inventeurs :
濱田 憲治 HAMADA Kenji; JP
海老原 洪平 EBIHARA Kohei; JP
Mandataire :
吉竹 英俊 YOSHITAKE Hidetoshi; JP
有田 貴弘 ARITA Takahiro; JP
Données relatives à la priorité :
2016-11610110.06.2016JP
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置および半導体装置の製造方法
Abrégé :
(EN) The purpose of the present invention is to provide a semiconductor device that can satisfactorily ensure a breakdown voltage not only in a cell region but also in a termination region in a super-junction structure. The semiconductor device (1) of the present invention comprises a cell region (CL) and a termination region (ET) and further comprises: drift regions (3) of a first conductivity type and pillar regions (4) of a second conductivity type, which extend in the thickness direction on a SiC substrate (2) and which are alternately formed from the cell region (CL) to the termination region (ET) in the direction perpendicular to the thickness direction; a RESURF layer (10) formed astride a plurality of pillar regions (4) in the termination region (ET) and formed, in the thickness direction, from the surfaces of the drift regions (3) and the pillar regions (4); and a second conductivity-type high concentration region (11) formed in the surface of the RESURF layer (10) and having a higher impurity concentration than the RESURF layer (10). The pillar regions (4) are not formed below the high concentration region (11) in the thickness direction.
(FR) Le but de la présente invention est de fournir un dispositif semi-conducteur qui peut assurer de façon satisfaisante une tension de claquage non seulement dans une région de cellule mais également dans une région de terminaison dans une structure de super-jonction. Le dispositif à semi-conducteur (1) de la présente invention comprend une région de cellule (CL) et une région de terminaison (ET) et comprend en outre : des régions de dérive (3) d'un premier type de conductivité et des régions de pilier (4) d'un second type de conductivité, qui s'étendent dans la direction de l'épaisseur sur un substrat en SiC (2) et qui sont formées en alternance de la région de cellule (CL) à la région de terminaison (ET) dans la direction perpendiculaire à la direction de l'épaisseur; une couche RESURF (10) formée à cheval sur une pluralité de régions de pilier (4) dans la région de terminaison (ET) et formée, dans la direction de l'épaisseur, à partir des surfaces des régions de dérive (3) et les régions de pilier (4); et une région de concentration élevée de second type de conductivité (11) formée dans la surface de la couche RESURF (10) et ayant une concentration d'impureté supérieure à celle de la couche RESURF (10). Les régions de pilier (4) ne sont pas formées en dessous de la région de concentration élevée (11) dans la direction de l'épaisseur.
(JA) 本発明は、スーパージャンクション構造においてセル領域だけでなく終端領域でも良好に耐圧を確保することが可能な半導体装置を提供することを目的とする。本発明による半導体装置は、セル領域(CL)と終端領域(ET)とを有する半導体装置(1)であって、SiC基板(2)上において厚さ方向に延在しかつ厚さ方向に対して垂直方向にセル領域(CL)から終端領域(ET)に渡って交互に形成された第1導電型のドリフト領域(3)および第2導電型のピラー領域(4)と、終端領域(ET)において複数のピラー領域(4)にまたがって形成されドリフト領域(3)およびピラー領域(4)の表面から厚さ方向に形成されたリサーフ層(10)と、リサーフ層(10)の表面内に形成された、リサーフ層(10)よりも不純物濃度が高い第2導電型の高濃度領域(11)とを備え、高濃度領域(11)の厚さ方向の下方にはピラー領域(4)が形成されていない。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)