WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017210143) PROCÉDÉ, APPAREIL ET SYSTÈME DE COHÉRENCE DE CACHE AU MOYEN D'UN RÉPERTOIRE GROSSIER
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/210143    N° de la demande internationale :    PCT/US2017/034889
Date de publication : 07.12.2017 Date de dépôt international : 28.05.2017
CIB :
G06F 12/02 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054-1549 (US)
Inventeurs : BLANKENSHIP, Robert G.; (US).
STEELY, Simon C.; (US).
SURY, Samantika S.; (US)
Mandataire : GUPTA, Rishi; (US)
Données relatives à la priorité :
15/170,050 01.06.2016 US
Titre (EN) METHOD, APPARATUS, AND SYSTEM FOR CACHE COHERENCY USING A COARSE DIRECTORY
(FR) PROCÉDÉ, APPAREIL ET SYSTÈME DE COHÉRENCE DE CACHE AU MOYEN D'UN RÉPERTOIRE GROSSIER
Abrégé : front page image
(EN)Systems, methods, and apparatuses are directed to requesting access to a memory address; storing an identification of the memory address in a data structure; receiving a first request for access to the memory address, the request comprising a reference to a second processor core; storing the reference to the second processor in the data structure; receiving a second request for access to the memory address, the second request comprising a reference to a third processor core; determining, based on the data structure, that the third processor core is different from the second processor core; and responding to the second request without buffering the second request.
(FR)La présente invention concerne des systèmes, des procédés et des appareils destinés à demander l'accès à une adresse mémoire; à stocker une identification de l'adresse mémoire dans une structure de données; à recevoir une première demande d'accès à l'adresse mémoire, la demande comprenant une référence à un troisième cœur de processeur; à stocker la référence au second processeur dans la structure de données; à recevoir une seconde demande d'accès à l'adresse de mémoire, la seconde demande comprenant une référence à un troisième cœur de processeur; à déterminer, sur la base de la structure de données, que le troisième cœur de processeur est différent du deuxième cœur de processeur; et à répondre à la seconde demande sans mettre en mémoire tampon cette dernière.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)