Recherche dans les collections de brevets nationales et internationales

1. (WO2017209883) COHÉRENCE DE CACHE POUR TRAITEMENT EN MÉMOIRE

Pub. No.:    WO/2017/209883    International Application No.:    PCT/US2017/030586
Publication Date: Fri Dec 08 00:59:59 CET 2017 International Filing Date: Wed May 03 01:59:59 CEST 2017
IPC: G06F 12/0811
Applicants: ADVANCED MICRO DEVICES, INC.
Inventors: BOYER, Michael W.
JAYASENA, Nuwan
Title: COHÉRENCE DE CACHE POUR TRAITEMENT EN MÉMOIRE
Abstract:
L'invention concerne un protocole de pont de cohérence de cache qui assure une interface entre un protocole de cohérence de cache d'un processeur hôte et un protocole de cohérence de cache d'un processeur en mémoire (PIM), découplant ainsi les mécanismes de cohérence du processeur hôte et du processeur en mémoire. Le protocole de pont de cohérence de cache peut être utilisé pour faciliter l'interopérabilité entre des processeurs hôtes et des dispositifs de processeurs en mémoire conçus par des fournisseurs différents, et les processeurs hôtes ainsi que les dispositifs de processeurs en mémoire peuvent mettre en œuvre des techniques de cohérence entre des unités de calcul au sein de chaque processeur. Le protocole de pont de cohérence de cache peut prendre en charge une granularité de permissions de cohérence de cache différente de celles utilisées par des protocoles de cohérence de cache d'un processeur hôte et/ou d'un processeur en mémoire.