Recherche dans les collections de brevets nationales et internationales

1. (WO2017209879) ACTIVATION D'ÉTAT D'ERREUR ET DE SIGNALISATION DANS UNE ARCHITECTURE DE VÉRIFICATION DE MACHINE

Pub. No.:    WO/2017/209879    International Application No.:    PCT/US2017/030427
Publication Date: Fri Dec 08 00:59:59 CET 2017 International Filing Date: Tue May 02 01:59:59 CEST 2017
IPC: G06F 11/07
Applicants: INTEL CORPORATION
Inventors: RAJ, Ashok
YIGZAW, Theodros
Title: ACTIVATION D'ÉTAT D'ERREUR ET DE SIGNALISATION DANS UNE ARCHITECTURE DE VÉRIFICATION DE MACHINE
Abstract:
Des modes de réalisation de l'invention concernent des systèmes et des procédés d'activation d'état d'erreur et de signalisation dans un environnement de vérification de machine. Un dispositif de traitement comprend un registre d'état d'erreur et un composant d'état d'erreur couplé de manière à communiquer avec le registre d'état d'erreur. Le composant d'état d'erreur détermine qu'une erreur de vérification de machine (MCE) est une première erreur corrigible (CE) et règle un premier état d'erreur correspondant à la première CE dans le registre d'état d'erreur en fonction d'une valeur seuil. La valeur seuil est basée sur un type de la première CE.