Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017206659) SUBSTRAT DE RÉSEAU DE TFT, PROCÉDÉ DE PRÉPARATION ASSOCIÉ ET DISPOSITIF D’AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/206659 N° de la demande internationale : PCT/CN2017/083011
Date de publication : 07.12.2017 Date de dépôt international : 04.05.2017
CIB :
H01L 27/12 (2006.01) ,H01L 21/77 (2017.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
12
le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
Déposants :
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Road, Chaoyang District Beijing 100015, CN
重庆京东方光电科技有限公司 CHONGQING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国重庆市 北碚区水土高新技术产业园云汉大道7号 No.7 Yunhan Rd, Shuitu Hi-Tech Industrial Zone Beibei District Chongqing 400714, CN
Inventeurs :
顾可可 GU, Keke; CN
杨妮 YANG, Ni; CN
胡伟 HU, Wei; CN
李少茹 LI, Shaoru; CN
刘信 LIU, Xin; CN
齐智坚 QI, Zhijian; CN
侯宇松 HOU, Yusong; CN
Mandataire :
中国专利代理(香港)有限公司 CHINA PATENT AGENT (H.K.) LTD.; 中国香港特别行政区 湾仔港湾道23号鹰君中心22号楼 22/F, Great Eagle Centre 23 Harbour Road, Wanchai Hong Kong, CN
Données relatives à la priorité :
201610389132.702.06.2016CN
Titre (EN) TFT ARRAY SUBSTRATE, PREPARATION METHOD THEREOF, AND DISPLAY DEVICE
(FR) SUBSTRAT DE RÉSEAU DE TFT, PROCÉDÉ DE PRÉPARATION ASSOCIÉ ET DISPOSITIF D’AFFICHAGE
(ZH) TFT阵列基板及其制备方法、显示装置
Abrégé :
(EN) The present disclosure relates to the field of display technology, and discloses a thin film transistor (TFT) array substrate, a preparation method thereof, and a corresponding display device, achieving a narrow channel design of an array substrate. The TFT array substrate comprises: a bearing base (101), and a gate line (102) and a data line (103) intersecting each other on the bearing base (101), the gate line (102) and the data line (103) defining a pixel region, and a TFT, a pixel electrode (104) and an active layer (106) disposed in the pixel region. Specifically, a gate electrode (21) of the TFT is connected to the gate line (102), a source electrode (22) of the TFT is connected to the data line (103), and a drain electrode (23) of the TFT is connected to the pixel electrode (104). Further, an insulation layer (107) is formed on the source electrode (22) of the TFT, and a drain channel (24) is formed in the insulation layer (107). In addition, the drain electrode (23) of the TFT is located in the drain channel (24) and is connected to the source electrode (24) by means of the active layer (106). The TFT array substrate of the present disclosure has application in the fabrication of a display device.
(FR) La présente invention appartient au domaine de la technologie de l’affichage et décrit un substrat de réseau de transistors à couches minces (TFT), un procédé de préparation associé et un dispositif d’affichage correspondant, qui permettent de réaliser une conception de canal étroit pour un substrat de réseau. Le substrat de réseau TFT comprend : une base de support (101), ainsi qu’une ligne de grille (102) et une ligne de données (103) qui se croisent sur la base de support (101), la ligne de grille (102) et la ligne de données (103) définissant une région de pixel, et un TFT, une électrode de pixel (104) et une couche active (106) disposés dans la région de pixel. Spécifiquement, une électrode de grille (21) du TFT est reliée à la ligne de grille (102), une électrode de source (22) du TFT est reliée à la ligne de données (103) et une électrode de drain (23) du TFT est reliée à l’électrode de pixel (104). En outre, une couche d’isolation (107) est formée sur l’électrode de source (22) du TFT, et un canal de drain (24) est formé dans la couche d’isolation (107). De plus, l’électrode de drain (23) du TFT est située dans le canal de drain (24) et est reliée à l’électrode de source (24) au moyen de la couche active (106). Le substrat de réseau TFT de la présente invention trouve une application dans la fabrication d’un dispositif d’affichage.
(ZH) 本公开涉及显示技术领域,并且公开了薄膜晶体管(TFT)阵列基板及其制备方法,以及对应的显示装置,以便实现阵列基板的窄沟道设计。该TFT阵列基板包括:承载基底(101),在承载基底(101)上交叉设置的栅线(102)和数据线(103),由栅线(102)和数据线(103)限定的像素区域,以及设置在像素区域内的薄膜晶体管、像素电极(104)和有源层(106)。具体地,薄膜晶体管的栅极(21)与栅线(102)连接、源极(22)与数据线(103)连接而漏极(23)与像素电极(104)连接。进一步地,在薄膜晶体管的源极(22)的上方形成有绝缘层(107),并且该绝缘层(107)中制作有漏极沟槽(24)。此外,薄膜晶体管的漏极(23)位于该漏极沟槽(24)中并且通过有源层(106)与源极(22)相连。本公开提供的TFT阵列基板适用于制作显示装置。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)