WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017203878) DISPOSITIF DE MESURE DE QUANTITÉ PHYSIQUE, SON PROCÉDÉ DE FABRICATION ET ÉLÉMENT DE MESURE DE QUANTITÉ PHYSIQUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/203878    N° de la demande internationale :    PCT/JP2017/015069
Date de publication : 30.11.2017 Date de dépôt international : 13.04.2017
CIB :
G01L 9/00 (2006.01), G01D 21/00 (2006.01), H01L 29/84 (2006.01)
Déposants : HITACHI AUTOMOTIVE SYSTEMS, LTD. [JP/JP]; 2520, Takaba, Hitachinaka-shi, Ibaraki 3128503 (JP)
Inventeurs : AOYAGI Takuya; (JP).
NAITOU Takashi; (JP).
MIYAKE Tatsuya; (JP).
SHIBATA Mizuki; (JP).
ONUKI Hiroshi; (JP).
TERADA Daisuke; (JP).
KOMATSU Shigenobu; (JP)
Mandataire : TODA Yuji; (JP)
Données relatives à la priorité :
2016-106378 27.05.2016 JP
Titre (EN) PHYSICAL QUANTITY MEASUREMENT DEVICE, METHOD FOR MANUFACTURING SAME, AND PHYSICAL QUANTITY MEASUREMENT ELEMENT
(FR) DISPOSITIF DE MESURE DE QUANTITÉ PHYSIQUE, SON PROCÉDÉ DE FABRICATION ET ÉLÉMENT DE MESURE DE QUANTITÉ PHYSIQUE
(JA) 物理量測定装置およびその製造方法ならびに物理量測定素子
Abrégé : front page image
(EN)Provided is a physical quantity measurement device which allows reduction, to a temperature that does not affect operations of a semiconductor chip, in the bonding temperature of a bonding layer, and ensures insulation between the semiconductor chip and a base. The physical quantity measurement device is provided with: the base (diaphragm 14b); the semiconductor chip (strain detection element 30) which measures a physical quantity on the basis of stress acting on the base; and a bonding layer 20 via which the semiconductor chip is bonded to the base. The bonding layer 20 includes: a first bonding layer 21 bonded to the semiconductor chip; a second bonding layer 22 bonded to the base; and an insulating base material 23 disposed between the first bonding layer 21 and the second bonding layer 22. The first bonding layer 21 and the second bonding layer 22 contain glass. The coefficient of thermal expansion of the first bonding layer 21 is not greater than the coefficient of thermal expansion of the second bonding layer 22, the softening point of the second bonding layer 22 is not higher than the heat-resistance temperature of the semiconductor chip, and the softening point of the first bonding layer 21 is not higher than the softening point of the second bonding layer 22.
(FR)L'invention porte sur un dispositif de mesure de quantité physique qui permet une réduction, à une température qui n'affecte pas les opérations d'une puce à semi-conducteur, de la température de liaison d'une couche de liaison, et assure l'isolation entre la puce à semi-conducteur et une base. Le dispositif de mesure de quantité physique comporte : la base (diaphragme 14b) ; la puce à semi-conducteur (élément de détection de contrainte 30) qui mesure une quantité physique sur la base d'une contrainte agissant sur la base ; et une couche de liaison 20 par l'intermédiaire de laquelle la puce à semi-conducteur est liée à la base. La couche de liaison 20 comprend : une première couche de liaison 21 liée à la puce à semi-conducteur ; une seconde couche de liaison 22 liée à la base ; et un matériau de base isolant 23 disposé entre la première couche de liaison 21 et la seconde couche de liaison 22. La première couche de liaison 21 et la seconde couche de liaison 22 contiennent du verre. Le coefficient de dilatation thermique de la première couche de liaison 21 n'est pas supérieur au coefficient de dilatation thermique de la seconde couche de liaison 22, le point de ramollissement de la seconde couche de liaison 22 n'est pas supérieur à la température de résistance à la chaleur de la puce à semi-conducteur, et le point de ramollissement de la première couche de liaison 21 n'est pas supérieur au point de ramollissement de la seconde couche de liaison 22.
(JA)接合層の接合温度を半導体チップの動作に影響のない温度に低下させ、半導体チップと基台との絶縁性を確保した物理量測定装置を提供する。 基台(ダイアフラム14b)と、該基台に作用する応力に基づいて物理量を測定する半導体チップ(歪検出素子30)と、該半導体チップを基台に接合する接合層20とを備える物理量測定装置。接合層20は、半導体チップに接合される第1接合層21と、基台に接合される第2接合層22と、第1接合層21と第2接合層22との間に配置された絶縁基材23と、を有する。第1接合層21および第2接合層22は、ガラスを含む。第1接合層21の熱膨張係数は、第2接合層22の熱膨張係数以下であり、第2接合層22の軟化点は、半導体チップの耐熱温度以下であり、第1接合層21の軟化点は、第2接合層22の軟化点以下である。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)