Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017203078) SYSTÈME INHIBITEUR D’ATTAQUES MATÉRIELLES DANS UN BUS I2C, MODULE ESCLAVE ET RÉSEAU LE COMPRENANT
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/203078 N° de la demande internationale : PCT/ES2017/070336
Date de publication : 30.11.2017 Date de dépôt international : 22.05.2017
CIB :
G06F 13/42 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13
Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
38
Transfert d'informations, p.ex. sur un bus
42
Protocole de transfert pour bus, p.ex. liaison; Synchronisation
Déposants :
UNIVERSIDAD DE HUELVA [ES/ES]; C/ Dr. Cantero Cuadrado 6 21071 Huelva, ES
Inventeurs :
GOMEZ BRAVO, Fernando; ES
GOMEZ GALAN, Juan Antonio; ES
JIMENEZ NAHARRO, Raúl; ES
SANCHEZ RAYA, Manuel; ES
MEDINA GARCIA, Jonatan; ES
Données relatives à la priorité :
P20160046524.05.2016ES
Titre (EN) SYSTEM FOR PREVENTING HARDWARE ATTACKS IN AN I2C BUS, SLAVE MODULE AND NETWORK COMPRISING SAME
(FR) SYSTÈME INHIBITEUR D’ATTAQUES MATÉRIELLES DANS UN BUS I2C, MODULE ESCLAVE ET RÉSEAU LE COMPRENANT
(ES) SISTEMA INHIBIDOR DE ATAQUES HARDWARE EN UN BUS I2C, MODULO ESCLAVO Y RED QUE LO COMPRENDE
Abrégé :
(EN) The invention relates to a system for preventing hardware attacks for a slave module (20) in an I2C bus, which system includes: a detector (42) for detecting the initiation of communication in a data line, SDA, and generating an initialisation signal; an oscillator (44) for generating an independent clock signal; a meter (46) for automatically measuring the frequency of a synchronisation signal, SCL, comparing same to the clock signal of the oscillator (44), and generating a signal indicating the existence of an attack; a response device (48) configured to receive the signal indicating the existence of an attack and to regenerate the SCL line from the signal of the oscillator (44).
(FR) L’invention concerne un système inhibiteur d’attaques matérielles pour un module esclave (20) dans des bus I2C qui comprend un détecteur (42) pour détecter le début de communication dans la ligne de données SDA et pour générer un signal de début ; un oscillateur (44) pour générer un signal d’horloge indépendant ; un dispositif de mesure (46) pour mesurer automatiquement la fréquence du signal de synchronisation SCL et pour le comparer au signal d’horloge de l’oscillateur (44) et pour générer un signal indiquant l’existence d’une attaque ; un dispositif de réponse (48) conçu pour recevoir le signal indiquant l’existence d’une attaque et pour régénérer la ligne SCL à partir du signal du dispositif oscillateur (44).
(ES) Un sistema inhibidor de ataques hardware para un módulo esclavo (20) en un buses I2C que incluye detector (42) para detectar el inicio de comunicación en la línea de datos SDA y para generar una señal de inicialización; un oscilador (44) para generar una señal de reloj independiente; un medidor (46) para medir automáticamente la frecuencia de la señal de sincronización SCL y para compararla con la señal de reloj del oscilador (44) y para generar una señal indicando la existencia de ataque; un dispositivo de respuesta (48) configurado para recibir la señal indicando la existencia de ataque y para regenerar la línea SCL a partir de la señal del dispositivo oscilador (44).
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : espagnol (ES)
Langue de dépôt : espagnol (ES)