WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017201781) TRANSISTOR À COUCHES MINCES, PROCÉDÉ DE PRÉPARATION DE TRANSISTOR À COUCHES MINCES, ET DISPOSITIF CMOS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/201781    N° de la demande internationale :    PCT/CN2016/086639
Date de publication : 30.11.2017 Date de dépôt international : 21.06.2016
CIB :
H01L 29/786 (2006.01), H01L 29/06 (2006.01)
Déposants : SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; No.9-2,Tangming Rd,Guangming New District Shenzhen, Guangdong 518132 (CN)
Inventeurs : ZHAO, Fenli; (CN).
XIE, Yingtao; (CN)
Mandataire : GUANGZHOU SCIHEAD PATENT AGENT CO.,LTD; Room 1508, Huihua Commercial&Trade Building No. 80, XianLie Zhong Road, Yuexiu District Guangzhou, Guangdong 510070 (CN)
Données relatives à la priorité :
201610363860.0 26.05.2016 CN
Titre (EN) THIN FILM TRANSISTOR, METHOD FOR PREPARING THIN FILM TRANSISTOR, AND CMOS DEVICE
(FR) TRANSISTOR À COUCHES MINCES, PROCÉDÉ DE PRÉPARATION DE TRANSISTOR À COUCHES MINCES, ET DISPOSITIF CMOS
(ZH) 薄膜晶体管、薄膜晶体管的制备方法及CMOS器件
Abrégé : front page image
(EN)A thin film transistor, a method for preparing a thin film transistor, and a CMOS device. A thin film transistor (10) comprises: a substrate (110); a low temperature poly-silicon layer (130) provided adjacent to the substrate; a first and a second lightly doped regions (140a, 140b) provided at opposite ends on the same layer as the low temperature poly-silicon layer, a first and a second heavily doped regions (150a, 150b) provided on the same layer as the low temperature poly-silicon layer, the first heavily doped region being provided on an end of the first lightly doped region, away from the low temperature poly-silicon layer, the second heavily doped region being provided on an end of the second lightly doped region away from the low temperature poly-silicon layer, the first and the second lightly doped regions and the first and the second heavily doped regions have the same doping type; a first insulating layer (160), comprising first and second portions (160a, 160b), the first portion covering the low temperature poly-silicon layer, the first and the second lightly doped regions and the first and the second heavily doped regions, the second portion being provided on the central portion of the surface of the first portion, and the first and second portions forming a "凸" shape; and a gate electrode (170) provided on the second portion.
(FR)L'invention concerne un transistor à couches minces, un procédé de fabrication d'un transistor à couches minces, et un dispositif CMOS. Le transistor à couches minces (10) comprend : un substrat (110) ; une couche de polysilicium basse température (130) disposée adjacente au substrat ; des première et seconde régions faiblement dopées (140a, 140b) disposées à des extrémités opposées sur la même couche que la couche de polysilicium basse température, des première et seconde régions fortement dopées (150a, 150b) disposées sur la même couche que la couche de polysilicium basse température, la première région fortement dopée étant disposée sur une extrémité de la première région faiblement dopée à l'opposé de la couche de polysilicium basse température, la seconde région fortement dopée étant disposée sur une extrémité de la seconde région faiblement dopée à l'opposé de la couche de polysilicium basse température, les première et seconde régions faiblement dopées et les première et seconde régions fortement dopées ayant le même type de dopage ; une première couche isolante (160), comprenant des première et seconde parties (160a, 160b), la première partie recouvrant la couche de polysilicium basse température, les première et seconde régions faiblement dopées et les première et seconde régions fortement dopées, la seconde partie étant disposée sur la partie centrale de la surface de la première partie, et les première et seconde parties formant une forme de "凸" ; et une électrode de grille (170) disposée sur la seconde partie.
(ZH)一种薄膜晶体管、薄膜晶体管的制备方法及CMOS器件。薄膜晶体管(10)包括:基板(110);邻近基板设置的低温多晶硅层(130);与低温多晶硅层同层且设置在低温多晶硅层相对两端的第一、第二轻掺杂区(140a、140b),与低温多晶硅层同层设置的第一、第二重掺杂区(150a、150b),第一重掺杂区设置在第一轻掺杂区远离低温多晶硅层的一端,第二重掺杂区设置在第二轻掺杂区远离低温多晶硅层的一端,第一、第二轻掺杂区及第一、第二重掺杂区掺杂类型相同;第一绝缘层(160),包括第一、第二部分(160a、160b),第一部分覆盖低温多晶硅层、第一、第二轻掺杂区及第一、第二重掺杂区,第二部分设置在第一部分的表面中部,第一、第二部分形成"凸"字;栅极(170),设置在第二部分上。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)