Recherche dans les collections de brevets nationales et internationales

1. (WO2017201693) PROCÉDÉ ET DISPOSITIF DE PLANIFICATION POUR UNE INSTRUCTION D'ACCÈS EN MÉMOIRE, ET SYSTÈME INFORMATIQUE

Pub. No.:    WO/2017/201693    International Application No.:    PCT/CN2016/083339
Publication Date: Fri Dec 01 00:59:59 CET 2017 International Filing Date: Thu May 26 01:59:59 CEST 2016
IPC: G06F 9/30
Applicants: HUAWEI TECHNOLOGIES CO., LTD.
华为技术有限公司
Inventors: HU, Xing
胡杏
FANG, Yuntan
方运潭
XIAO, Shihai
肖世海
Title: PROCÉDÉ ET DISPOSITIF DE PLANIFICATION POUR UNE INSTRUCTION D'ACCÈS EN MÉMOIRE, ET SYSTÈME INFORMATIQUE
Abstract:
L'invention concerne un procédé et un dispositif de planification pour une instruction d'accès en mémoire, et un système informatique. Le procédé comprend les étapes suivantes : un ordonnanceur reçoit une première instruction d'accès mémoire et une première instruction de barrière de mémoire envoyées par un premier cœur de processeur; si la première instruction de barrière de mémoire est un premier type d'instruction de barrière de mémoire, programmation de la première instruction d'accès mémoire et de la première instruction de barrière mémoire dans une première file d'attente de programmation pour la mise en antémémoire de l'instruction d'accès mémoire envoyée par le premier cœur de processeur; et envoi d'au moins une instruction d'accès à la mémoire située avant la première instruction de barrière de mémoire du premier type dans une pluralité de files d'attente de programmation à un contrôleur de mémoire. La présente invention réduit l'impact d'une instruction de barrière de mémoire sur la performance de la mémoire et améliore le degré de parallélisme. Le procédé n'optimise pas la programmation de la mémoire en fonction de la sémantique de n'importe quel mécanisme à versions multiples, peut être appliqué à divers mécanismes à versions multiples et peut fournir une assurance de commande de mémoire et améliorer les performances d'accès en mémoire dans différents types de mécanismes à versions multiples.