WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017199716) CIRCUIT COMMUTATEUR À CIRCUIT D'AMORTISSEMENT ACTIF, ET CONVERTISSEUR CC/CC
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/199716    N° de la demande internationale :    PCT/JP2017/016475
Date de publication : 23.11.2017 Date de dépôt international : 26.04.2017
CIB :
H02M 3/28 (2006.01), H03K 17/16 (2006.01)
Déposants : MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555 (JP)
Inventeurs : MUTO Takami; (JP).
NISHIYAMA Takayoshi; (JP)
Mandataire : KAEDE PATENT ATTORNEYS' OFFICE; 1-4-34, Noninbashi, Chuo-ku, Osaka-shi, Osaka 5400011 (JP)
Données relatives à la priorité :
2016-098372 17.05.2016 JP
Titre (EN) SWITCH CIRCUIT WITH ACTIVE SNUBBER CIRCUIT, AND DC-DC CONVERTER
(FR) CIRCUIT COMMUTATEUR À CIRCUIT D'AMORTISSEMENT ACTIF, ET CONVERTISSEUR CC/CC
(JA) アクティブスナバー回路付きスイッチ回路およびDC-DCコンバータ
Abrégé : front page image
(EN)A switch circuit with an active snubber circuit, said switch circuit equipped with: a first switch element (Q1) that is a FET; and an active snubber circuit (60) connected between the drain and source of the first switch element (Q1). The active snubber circuit (60) is equipped with: a second switch element (Q2) that is a FET; a capacitor (C3) connected in series with the second switch element (Q2); a third switch element (Q3) that is connected to the gate of the second switch element (Q2), and that, by turning on, extracts the charge of the gate-source capacitance of the second switch element (Q2); and a delay circuit (50) that turns on the third switch element (Q3) with a timing that is delayed with respect to the turning on of the second switch element (Q2).
(FR)L'invention concerne un circuit commutateur comportant un circuit d'amortissement actif, ledit circuit commutateur comportant : un premier élément commutateur (Q1) qui est un FET; et un circuit d'amortissement actif (60) connecté entre le drain et la source du premier élément commutateur (Q1). Le circuit d'amortissement actif (60) est équipé : d'un deuxième élément commutateur (Q2) qui est un FET; d'un condensateur (C3) connecté en série avec le deuxième élément commutateur (Q2); d'un troisième élément commutateur (Q3) qui est connecté à la grille du deuxième élément commutateur (Q2), et qui, lors de son activation, extrait la charge de la capacité grille-source du deuxième élément commutateur (Q2); et d'un circuit de retard (50) qui active le troisième élément commutateur (Q3) avec une synchronisation qui est retardée par rapport à l'activation du deuxième élément commutateur (Q2).
(JA)アクティブスナバー回路付きスイッチ回路は、FETである第1スイッチ素子(Q1)と、当該第1スイッチ素子(Q1)のドレイン・ソース間に接続されたアクティブスナバー回路(60)と、を備える。アクティブスナバー回路(60)は、FETである第2スイッチ素子(Q2)と、第2スイッチ素子(Q2)に直列接続されたキャパシタ(C3)と、第2スイッチ素子(Q2)のゲートに接続され、オンすることにより第2スイッチ素子(Q2)のゲート・ソース間容量の電荷を引き抜く第3スイッチ素子(Q3)と、第2スイッチ素子(Q2)のターンオンタイミングから遅れたタイミングで第3スイッチ素子(Q3)をターンオンする遅延回路(50)と、を備える。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)