WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
1. (WO2017185416) SYSTÈMES, PROCÉDÉS ET DISPOSITIFS DESTINÉS AU PROCESSUS DE DONNÉES SÉQUENTIELLES À MULTIPLES ÉTAPES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2017/185416 N° de la demande internationale : PCT/CN2016/081872
Date de publication : 02.11.2017 Date de dépôt international : 12.05.2016
CIB :
G06T 1/20 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
T
TRAITEMENT OU GÉNÉRATION DE DONNÉES D'IMAGE, EN GÉNÉRAL
1
Traitement de données d'image, d'application générale
20
Architectures de processeurs; Configuration de processeurs p.ex. configuration en pipeline
Déposants : HUAWEI TECHNOLOGIES CO., LTD.[CN/CN]; Huawei Administration Building, Bantian, Longgang District Shenzhen, Guangdong 518129, CN
Inventeurs : COURVILLE, Vanessa; CA
SALDANA, Manuel; CA
DALTON, Barnaby; CA
Données relatives à la priorité :
15/137,54325.04.2016US
Titre (EN) SYSTEMS, METHODS AND DEVICES FOR A MULTISTAGE SEQUENTIAL DATA PROCESS
(FR) SYSTÈMES, PROCÉDÉS ET DISPOSITIFS DESTINÉS AU PROCESSUS DE DONNÉES SÉQUENTIELLES À MULTIPLES ÉTAPES
Abrégé :
(EN) A circuit for a multistage sequential data process includes a plurality of memory units. Each memory unit is associated with a stage of the sequential data process which, for each data set inputted to the stage, the stage provides an intermediate data set for storage in the associated memory unit for use in at least one subsequent stage of the sequential data process, where each of the plurality of memory units is sized based on relative locations of the stage providing the intermediate data set and the at least one subsequent stage in the sequential data process.
(FR) La présente invention concerne un circuit destiné à un processus de données séquentielles à multiples étapes qui comprend une pluralité d'unités de mémoire. Chaque unité de mémoire est associée à une étape du processus de données séquentielles qui, pour chaque ensemble de données entré à l'étape, fournit un ensemble de données intermédiaires destiné au stockage dans l'unité de mémoire associée destiné à être utilisé dans au moins une étape subséquente du processus de données séquentielles, chacune de la pluralité d'unités de mémoire étant dimensionnée sur la base d'emplacements relatifs de l'étape fournissant l'ensemble de données intermédiaires et ladite étape subséquente dans le processus de données séquentielles.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)