WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017181449) TRANSISTOR À COUCHES MINCES, PROCÉDÉ DE FABRICATION D'UN TRANSISTOR À COUCHES MINCES, ET DISPOSITIF CMOS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/181449    N° de la demande internationale :    PCT/CN2016/081458
Date de publication : 26.10.2017 Date de dépôt international : 09.05.2016
CIB :
H01L 21/336 (2006.01), H01L 29/786 (2006.01), H01L 29/06 (2006.01), H01L 27/092 (2006.01)
Déposants : SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; No.9-2, Tangming Rd, Guangming New District Shenzhen, Guangdong 518132 (CN)
Inventeurs : DENG, Jinquan; (CN)
Mandataire : GUANGZHOU SCIHEAD PATENT AGENT CO., LTD.; Room 1508, Huihua Commercial & Trade Building No.80 XianLie Zhong Road, Yuexiu District Guangzhou, Guangdong 510070 (CN)
Données relatives à la priorité :
201610242557.5 18.04.2016 CN
Titre (EN) THIN FILM TRANSISTOR, MANUFACTURING METHOD FOR THIN FILM TRANSISTOR, AND CMOS DEVICE
(FR) TRANSISTOR À COUCHES MINCES, PROCÉDÉ DE FABRICATION D'UN TRANSISTOR À COUCHES MINCES, ET DISPOSITIF CMOS
(ZH) 薄膜晶体管、薄膜晶体管的制备方法及CMOS器件
Abrégé : front page image
(EN)A thin film transistor, a manufacturing method for a thin film transistor, and a CMOS device. A thin film transistor (10) comprises: a substrate (110) and a low temperature poly-silicon layer (120) arranged on the same side as the substrate (110); first and second lightly doped regions (130a, 130b) on the same layer as the low temperature poly-silicon layer (120) and arranged on opposite ends of the low temperature poly-silicon layer (120), and first and second heavily doped regions (140a, 140b) arranged on the same layer as the low temperature poly-silicon layer (120), wherein the first heavily doped region (140a) is arranged at one end of the first lightly doped region (130a) away from the low temperature poly-silicon layer (120), and the second heavily doped region (140b) is arranged at one end of the second lightly doped region (130b) away from the low temperature poly-silicon layer (120); a first insulation layer (150), covering the first and second lightly doped regions (130a, 130b) and the first and second heavily doped regions (140a, 140b); and a gate electrode (160), comprising a first surface (161), a second surface (162) and a third surface (163), wherein the first surface (161) is arranged on the first insulation layer (150), the second and third surfaces (162, 163) are arranged opposite each other and both intersect the first surface (161), the second surface (162) is arranged closer to the first lightly doped region (130a) compared with the third surface (163), and the distance between surfaces where the second surface (162) is in contact with the first lightly doped region (130a) and the low temperature poly-silicon layer (120) is equal to the distance between surfaces where the third surface (163) is in contact with the second lightly doped region (130b) and the low temperature poly-silicon layer (120).
(FR)Transistor à couches minces, procédé de fabrication d'un transistor à couches minces, et dispositif CMOS. Un transistor (10) à couches minces comporte: un substrat (110) et une couche (120) de polysilicium à basse température disposée du même côté que le substrat (110); des première et deuxième régions légèrement dopées (130a, 130b) sur la même couche que la couche (120) de polysilicium à basse température et disposées à des extrémités opposées de la couche (120) de polysilicium à basse température, et des première et deuxième régions fortement dopées (140a, 140b) disposées sur la même couche que la couche (120) de polysilicium à basse température, la première région fortement dopée (140a) étant disposée à une extrémité de la première région légèrement dopée (130a) située à l'écart de la couche (120) de polysilicium à basse température, et la deuxième région fortement dopée (140b) étant disposée à une extrémité de la deuxième région légèrement dopée (130b) située à l'écart de la couche (120) de polysilicium à basse température; une première couche (150) d'isolation, recouvrant les première et deuxième régions légèrement dopées (130a, 130b) et les première et deuxième régions fortement dopées (140a, 140b); et une électrode (160) de grille, comportant une première surface (161), une deuxième surface (162) et une troisième surface (163), la première surface (161) étant disposée sur la première couche (150) d'isolation, les deuxième et troisième surfaces (162, 163) étant disposées face à face et rencontrant toutes deux la première surface (161), la deuxième surface (162) étant disposée plus près de la première région légèrement dopée (130a) en comparaison de la troisième surface (163), et la distance entre des surfaces où la deuxième surface (162) est en contact avec la première région légèrement dopée (130a) et la couche (120) de polysilicium à basse température étant égale à la distance entre des surfaces où la troisième surface (163) est en contact avec la deuxième région légèrement dopée (130b) et la couche (120) de polysilicium à basse température.
(ZH)一种薄膜晶体管、薄膜晶体管的制备方法及CMOS器件。薄膜晶体管(10)包括:基板(110)及设置在基板(110)同侧的低温多晶硅层(120),与低温多晶硅层(120)同层且设置在低温多晶硅层(120)相对两端的第一及第二轻掺杂区(130a、130b),与低温多晶硅层(120)同层设置的第一、第二重掺杂区(140a、140b),第一重掺杂区(140a)设置在第一轻掺杂区(130a)远离低温多晶硅层(120)的一端,第二重掺杂区(140b)设置在第二轻掺杂区(130b)远离低温多晶硅层(120)的一端,第一绝缘层(150),覆盖第一、第二轻掺杂区(130a、130b)、第一、第二重掺杂区(140a、140b),栅极(160)包括第一表面(161)、第二表面(162)及第三表面(163),第一表面(161)设置在第一绝缘层(150)上,第二、第三表面(162、163)相对设置且均与第一表面(161)相交,第二表面(162)相较于第三表面(163)邻近第一轻掺杂区(130a)设置,第二表面(162)与第一轻掺杂区(130a)与低温多晶硅层(120)接触的表面之间的距离等于第三表面(163)与第二轻掺杂区(130b)与低温多晶硅层(120)接触的表面之间的距离。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)