WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le samedi 18.08.2018 à 09:00 CEST
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017181404) TRANSISTOR À EFFET DE CHAMP À EFFET TUNNEL ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/181404 N° de la demande internationale : PCT/CN2016/079994
Date de publication : 26.10.2017 Date de dépôt international : 22.04.2016
CIB :
H01L 29/78 (2006.01) ,H01L 21/336 (2006.01)
Déposants : HUAWEI TECHNOLOGIES CO., LTD.[CN/CN]; Huawei Administration Building, Bantian Longgang District Shenzhen, Guangdong 518129, CN
Inventeurs : YANG, Xichao; CN
ZHANG, Chenxiong; CN
Mandataire : BEIJING SAN GAO YONG XIN INTELLECTUAL PROPERTY AGENCY CO., LTD.; A-1-102, He Jing Yuan, Ji Men Li, Xueyuan Road Haidian District, Beijing 100088, CN
Données relatives à la priorité :
Titre (EN) TUNNELING FIELD-EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR
(FR) TRANSISTOR À EFFET DE CHAMP À EFFET TUNNEL ET SON PROCÉDÉ DE FABRICATION
(ZH) 隧穿场效应晶体管及其制造方法
Abrégé : front page image
(EN) A tunneling field-effect transistor and a manufacturing method therefor, relating to the technical field of electronics. The tunneling field-effect transistor comprises: a semiconductor substrate (110); a semiconductor nanosheet (120) vertically provided on the semiconductor substrate; a source region (121) and a drain region (122) that are connected to each other by means of a trench (123), the drain region, the trench, and the source region being sequentially provided on the semiconductor nanosheet; a gate dielectric layer (130) provided on the surface of the semiconductor nanosheet and at least surrounding the trench; and a gate metal layer (140) provided on the surface of the gate dielectric layer and surrounding the gate dielectric layer, the gate dielectric layer and the gate metal layer constituting a gate region that controls the tunneling of charge carriers in the tunneling field-effect transistor by means of an electric field, so as to form ON and OFF states of a device. The approach of manufacturing a tunneling field-effect transistor using a semiconductor nanosheet instead of multiple nanowires connected in parallel improves the current drive capability, reduces the design complexity and the manufacturing complexity of a circuit, simplifies the manufacturing process, reduces the process costs, and improves the mechanical stability of the tunneling field-effect transistor.
(FR) La présente invention concerne un transistor à effet de champ à effet tunnel et son procédé de fabrication, concernant le domaine technique de l'électronique. Le transistor à effet de champ à effet tunnel comprend : un substrat semi-conducteur (110); une nanofeuille de semi-conducteur (120) disposée verticalement sur le substrat semi-conducteur; une région de source (121) et une région de drain (122) qui sont mutuellement connectées au moyen d'une tranchée (123), la région de drain, la tranchée et la région de source étant disposées séquentiellement sur la nanofeuille de semi-conducteur; une couche diélectrique de grille (130) disposée sur la surface de la nanofeuille de semi-conducteur et entourant au moins la tranchée; et une couche métallique de grille (140) disposée sur la surface de la couche diélectrique de grille et entourant la couche diélectrique de grille, la couche diélectrique de grille et la couche métallique de grille constituant une région de grille qui commande la transmission tunnel de porteurs de charge dans le transistor à effet de champ à effet tunnel au moyen d'un champ électrique, de manière à former des états MARCHE et ARRÊT d'un dispositif. L'approche de fabrication d'un transistor à effet de champ à effet tunnel au moyen d'une nanofeuille de semi-conductreur à la place de nanofils multiples connectés en parallèle améliore la capacité de génération de courant, réduit la complexité de conception et la complexité de fabrication d'un circuit, simplifie le processus de fabrication, réduit les coûts de fabrication, et améliore la stabilité mécanique du transistor à effet de champ à effet tunnel.
(ZH) 一种隧穿场效应晶体管及其制造方法,属于电子技术领域。隧穿场效应晶体管包括半导体衬底(110);半导体纳米薄片(120),竖直设置在半导体衬底上;源区(121)、漏区(122),源区和漏区由沟道(123)连接;漏区、沟道、源区依次设置于半导体纳米薄片上;栅介质层(130),设置于半导体纳米薄片的表面,至少环绕沟道;栅金属层(140),设置于栅介质层的表面,环绕栅介质层;栅介质层和栅金属层组成栅区,栅区通过电场控制隧穿场效应晶体管中载流子的隧穿,形成器件的开态和关态。采用半导体纳米薄片制造隧穿场效应晶体管,而不是采用多个纳米线并联的方式,提升了电流驱动能力,减小电路设计的复杂度和制造复杂度,简化制造工艺,节约工艺成本,提高隧穿场效应晶体管的机械稳定性。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)