WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017178925) ACCÈS EN MÉMOIRE CACHE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/178925    N° de la demande internationale :    PCT/IB2017/051944
Date de publication : 19.10.2017 Date de dépôt international : 05.04.2017
CIB :
G06F 12/00 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, NY 10504 (US).
IBM UNITED KINGDOM LIMITED [GB/GB]; PO Box 41, North Harbour Portsmouth, Hampshire PO6 3AU (GB) (MG only).
IBM (CHINA) INVESTMENT COMPANY LIMITED [CN/CN]; 25/F, Pangu Plaza No.27, Central North 4th Ring Road, Chaoyang District Beijing 100101 (CN) (MG only)
Inventeurs : WILLIAMS, Derek; (US).
GUTHRIE, Guy; (US).
JACKSON, Jonathan, Robert; (US).
STARKE, William; (US).
STUECHELI, Jeffrey; (US)
Mandataire : LITHERLAND, David; (GB)
Données relatives à la priorité :
15/095,675 11.04.2016 US
Titre (EN) CACHE MEMORY ACCESS
(FR) ACCÈS EN MÉMOIRE CACHE
Abrégé : front page image
(EN)A multiprocessor data processing system includes multiple vertical cache hierarchies supporting a plurality of processor cores, a system memory, and a system interconnect. In response to a load-and-reserve request from a first processor core, a first cache memory supporting the first processor core issues on the system interconnect a memory access request for a target cache line of the load-and-reserve request. Responsive to the memory access request and prior to receiving a system wide coherence response for the memory access request, the first cache memory receives from a second cache memory in a second vertical cache hierarchy by cache-to-cache intervention the target cache line and an early indication of the system wide coherence response for the memory access request. In response to the early indication and prior to receiving the system wide coherence response, the first cache memory initiating processing to update the target cache line in the first cache memory.
(FR)L'invention concerne un système de traitement de données multiprocesseur qui comprend de multiples hiérarchies de mémoire cache verticales prenant en charge une pluralité de cœurs de processeur, une mémoire de système et une interconnexion de système. En réponse à une requête de chargement et de réservation provenant d'un premier cœur de processeur, une première mémoire cache prenant en charge le premier cœur de processeur délivre sur l'interconnexion de système une requête d'accès en mémoire pour une ligne de mémoire cache cible de la requête de chargement et de réservation. En réponse à la requête d'accès en mémoire et avant la réception d'une réponse de grande cohérence de système pour la requête d'accès en mémoire, la première mémoire cache reçoit, à partir d'une seconde mémoire cache dans une seconde hiérarchie de mémoire cache verticale par une intervention entre mémoires cache, la ligne de mémoire cache cible et une indication précoce de la réponse de grande cohérence de système pour la requête d'accès en mémoire. En réponse à l'indication précoce et avant la réception de la réponse de grande cohérence de système, la première mémoire cache initie un traitement pour mettre à jour la ligne de mémoire cache cible dans la première mémoire cache.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)