WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017178352) NEURONE ARTIFICIEL
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/178352    N° de la demande internationale :    PCT/EP2017/058339
Date de publication : 19.10.2017 Date de dépôt international : 07.04.2017
CIB :
G06N 3/04 (2006.01), G06N 3/063 (2006.01)
Déposants : UNIVERSITE DE LILLE 1 [FR/FR]; 59655 VILLENEUVE D'ASCQ (FR).
CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE [FR/FR]; 3 rue Michel Ange 75794 PARIS CEDEX 16 (FR)
Inventeurs : CAPPY, Alain; (FR).
DANNEVILLE, François; (FR).
HOEL, Virginie; (FR).
LOYEZ, Christophe; (FR)
Mandataire : CABINET NONY; 11 rue Saint-Georges 75009 PARIS (FR)
Données relatives à la priorité :
1653175 11.04.2016 FR
Titre (EN) ARTIFICIAL NEURON
(FR) NEURONE ARTIFICIEL
Abrégé : front page image
(EN)The present invention relates to an artificial neuron (1;1') comprising: - a so-called membrane capacitor (Cm), - an input of so-called external synaptic excitation (Iex) in current, the membrane capacitor (Cm) integrating this input current, - a negative-feedback impulse circuit, supplied by a power supply (Vs, Vd) at the negative voltage (Vs) lying between -200 mV and 0 mV and at positive voltage (Vd) lying between 0 mV and +200 mV, comprising: ○ a bridge based on pMOS (8) and nMOS (7) transistors in series and linked by a midpoint (9) to the membrane capacitor (Cm), this midpoint (9) defining the output of the artificial neuron (1;1'), ○ at least one so-called delay capacitor (Cna, Ck) between the gate and the source of one of the transistors (7,8) of the bridge, at least two CMOS inverters (5,6; 10,11,12) between the membrane capacitor (Cm) and the gates of the transistors of said bridge.
(FR)La présente invention concerne un neurone artificiel (1;1') comportant : - une capacité dite de membrane (Cm), - une entrée dite d'excitation synaptique externe (Iex) en courant, la capacité de membrane (Cm) intégrant ce courant d'entrée, - un circuit impulsionnel à contre-réaction, alimenté par une alimentation (Vs, Vd) à la tension négative (Vs) comprise entre -200 mV et 0 mV et à tension positive (Vd) comprise entre 0 mV et +200 mV, comportant : ○ un pont à transistors PMOS (8) et NMOS (7) en série et reliés par un point milieu (9) à la capacité de membrane (Cm), ce point milieu (9) définissant la sortie du neurone artificiel (1;1'), ○ au moins une capacité dite de retard (Cna, Ck) entre la grille et la source de l'un des transistors (7,8) du pont, au moins deux inverseurs CMOS (5,6; 10,11,12) entre la capacité de membrane (Cm) et les grilles des transistors dudit pont.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : français (FR)
Langue de dépôt : français (FR)