WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017177686) DISPOSITIF POUR ACCOMPLIR SIMULTANÉMENT DES ALGORITHMES DE CHIFFREMENT ET DE DÉCHIFFREMENT DE RSA/ECC
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/177686    N° de la demande internationale :    PCT/CN2016/107549
Date de publication : 19.10.2017 Date de dépôt international : 28.11.2016
CIB :
H04L 9/30 (2006.01)
Déposants : SANECHIPS TECHNOLOGY CO., LTD. [CN/CN]; ZTE Industrial Park, Liuxian Avenue Xili Street, Nanshan District Shenzhen, Guangdong 518055 (CN)
Inventeurs : LIN, Xianmeng; (CN).
WANG, Yong; (CN)
Mandataire : CHINA PAT INTELLECTUAL PROPERTY OFFICE; 2nd Floor Zhongguancun Intellectual Property Building Block B, No. 21 Haidian South Road, Haidian Beijing 100080 (CN)
Données relatives à la priorité :
201610230897.6 14.04.2016 CN
Titre (EN) DEVICE FOR SIMULTANEOUSLY ACHIEVING RSA/ECC ENCRYPTION AND DECRYPTION ALGORITHMS
(FR) DISPOSITIF POUR ACCOMPLIR SIMULTANÉMENT DES ALGORITHMES DE CHIFFREMENT ET DE DÉCHIFFREMENT DE RSA/ECC
(ZH) 同时实现RSA/ECC加解密算法的装置
Abrégé : front page image
(EN)Embodiments of the present invention provide a device for simultaneously achieving RSA/ECC encryption and decryption algorithms, comprising: a CPU interface module configured to receive a configuration parameter and send the configuration parameter to a main control module, and to return a state parameter; the main control module configured to receive and store the configuration parameter, to send, according to the configuration parameter, a computation command to a complex computation control module, to send the state parameter to the CPU interface module, and to receive a read command and send a computation parameter to a basic computation module; the complex computation control module configured to receive the computation command, to generate an operation command according to the computation command and send the operation command to the basic computation module, and to receive a completion signal of the basic computation module; the basic computation module configured to receive the operation command, to send the read command to the main control module to obtain the computation parameter, to complete computation according to the operation command and the computation parameter, to send the completion signal to the complex computation control module, and to send the computation result to the main control module.
(FR)Conformément à des modes de réalisation, la présente invention concerne un dispositif pour accomplir simultanément des algorithmes de chiffrement et de déchiffrement de RSA/ECC, comprenant : un module d’interface d’unité centrale de traitement (CPU) configuré pour recevoir un paramètre de configuration et envoyer le paramètre de configuration à un module de commande principal, et renvoyer un paramètre d’état ; le module de commande principal configuré pour recevoir et stocker le paramètre de configuration, envoyer, selon le paramètre de configuration, une instruction de calcul à un module de commande de calcul complexe, envoyer le paramètre d’état au module d’interface de CPU, et recevoir une instruction de lecture et envoyer un paramètre de calcul à un module de calcul de base ; le module de commande de calcul complexe configuré pour recevoir l’instruction de calcul, générer une instruction d’opération selon l’instruction de calcul et envoyer l’instruction d’opération au module de calcul de base, et recevoir un signal d’achèvement du module de calcul de base ; le module de calcul de base configuré pour recevoir l’instruction d’opération, envoyer l’instruction de lecture au module de commande principal pour obtenir le paramètre de calcul, achever un calcul selon l’instruction d’opération et le paramètre de calcul, envoyer le signal d’achèvement au module de commande de calcul complexe, et envoyer le résultat de calcul au module de commande principal.
(ZH)本发明实施例提供一种同时实现RSA/ECC加解密算法的装置,包括:CPU接口模块,配置为接收配置参数并发送给主控模块,返回状态参数;主控模块,配置为接收并存储配置参数,根据所述配置参数向复杂计算控制模块发送计算命令;将状态参数发送给所述CPU接口模块;接收读取命令并向基本计算模块发送计算参数;复杂计算控制模块,配置为接收计算命令,根据所述计算命令,生成运算命令发送给基本计算模块;接收基本计算模块的完成信号;基本计算模块,配置为接收运算命令,并向主控模块发送读取命令以获取计算参数,根据运算命令以及计算参数完成计算,向复杂计算控制模块发送完成信号,同时将计算结果发送给主控模块。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)