Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017174608) PUCE SEMI-CONDUCTRICE DOTÉE D'UNE COUCHE DE PROTECTION CONTRE L'HUMIDITÉ
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/174608 N° de la demande internationale : PCT/EP2017/058033
Date de publication : 12.10.2017 Date de dépôt international : 04.04.2017
CIB :
H01L 23/29 (2006.01) ,H01L 23/31 (2006.01) ,H01L 21/56 (2006.01) ,H01L 23/00 (2006.01) ,H01L 21/683 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28
Capsulations, p.ex. couches de capsulation, revêtements
29
caractérisées par le matériau
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28
Capsulations, p.ex. couches de capsulation, revêtements
31
caractérisées par leur disposition
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
56
Capsulations, p.ex. couches de capsulation, revêtements
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
67
Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
683
pour le maintien ou la préhension
Déposants :
ABB SCHWEIZ AG [CH/CH]; Brown Boveri Strasse 6 5400 Baden, CH
Inventeurs :
PAPADOPOULOS, Charalampos; CH
GUILLON, David; CH
Mandataire :
ABB PATENT ATTORNEYS; ABB Schweiz AG Brown Boveri Strasse 6 5400 Baden, CH
Données relatives à la priorité :
16164088.306.04.2016EP
Titre (EN) SEMICONDUCTOR CHIP WITH MOISTURE PROTECTION LAYER
(FR) PUCE SEMI-CONDUCTRICE DOTÉE D'UNE COUCHE DE PROTECTION CONTRE L'HUMIDITÉ
Abrégé :
(EN) A method for manufacturing semiconductor chips (30) comprises: providing a wafer (10) for a plurality of semiconductor chips (30), the wafer (10) comprising for each semiconductor chip (30): a semiconductor substrate (12) comprising a semiconductor element (14), which semiconductor substrate (12) is covered by a metallization layer (16) providing an electrode area of the semiconductor chip (30) and comprising an electrically non-conducting passivation layer (20) partially covering at least one of the semiconductor substrate (12) and the metallization layer (16); depositing a protection layer (26) above the passivation layer (20) and the metallization layer (16) of the semiconductor chips, wherein the protection layer has a lower permeability with respect to moisture than the passivation layer (20); and, after the depositing of the protection layer (26), sawing the wafer (10) into the semiconductor chips (30).
(FR) Un procédé de fabrication de puces semi-conductrices (30) selon l'invention consiste à : utiliser une tranche (10) pour une pluralité de puces semi-conductrices (30), la tranche (10) comprenant pour chaque puce semi-conductrice (30) : un substrat semi-conducteur (12) comprenant un élément semi-conducteur (14), lequel substrat semi-conducteur (12) est recouvert d'une couche de métallisation (16) formant une zone d'électrode de la puce semi-conductrice (30) et comprenant une couche de passivation non électroconductrice (20) recouvrant partiellement le substrat semi-conducteur (12) et/ou la couche de métallisation (16) ; déposer une couche de protection (26) au-dessus de la couche de passivation (20) et de la couche de métallisation (16) des puces semi-conductrices, la couche de protection présentant une perméabilité inférieure à celle de la couche de passivation (20) ; et, après le dépôt de la couche de protection (26), scier la tranche (10) en puces semi-conductrices (30).
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)