Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017174000) PARTITIONNEMENT DYNAMIQUE D'UN MATÉRIEL DE TRAITEMENT
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/174000 N° de la demande internationale : PCT/CN2017/079559
Date de publication : 12.10.2017 Date de dépôt international : 06.04.2017
CIB :
G06F 9/00 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
Déposants :
HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; Huawei Administration Building, Bantian, Longgang District Shenzhen, Guangdong 518129, CN
Inventeurs :
PAN, Weimin; US
SHEN, Kangkang; US
Données relatives à la priorité :
15/092,36506.04.2016US
Titre (EN) DYNAMIC PARTITIONING OF PROCESSING HARDWARE
(FR) PARTITIONNEMENT DYNAMIQUE D'UN MATÉRIEL DE TRAITEMENT
Abrégé :
(EN) A system and method of partitioning host processing system resources is provided. An integrated circuit device having a plurality of processors or processing cores and a number of interfaces is portioned at boot into different hardware partitions based on the application needs of the host processing system. The technology provides a non-transitory memory storage including instructions; and a plurality of processors in communication with the memory. The integrated circuit device also includes a plurality of communication interfaces in communication with the processors. At least one of the plurality of processors executes instructions to configure a subset of the plurality of processors to a first hardware partition, and configure a different subset of the plurality of processors and at least one of the plurality of communication interfaces to a second hardware partition.
(FR) L'invention concerne un système et un procédé de partitionnement de ressources d'un système de traitement hôte. Un dispositif de circuit intégré comportant une pluralité de processeurs ou de coeurs de traitement et plusieurs interfaces est divisé à l'initialisation en différentes partitions matérielles en fonction des besoins des applications du système de traitement hôte. La technologie met en oeuvre un stockage en mémoire non transitoire comprenant des instructions; et une pluralité de processeurs en communication avec la mémoire. Le dispositif à circuit intégré comprend également une pluralité d'interfaces de communication en communication avec les processeurs. Au moins un processeur, parmi la pluralité de processeurs, exécute des instructions pour configurer d'une part un sous-ensemble de la pluralité de processeurs par rapport à une première partition matérielle, d'autre part un sous-ensemble différent de la pluralité de processeurs et au moins l'une de la pluralité d'interfaces de communication par rapport à une seconde partition matérielle.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)