Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017173767) CIRCUIT DE PILOTAGE DE PIXEL, SUBSTRAT DE RÉSEAU, PANNEAU D'AFFICHAGE ET APPAREIL D'AFFICHAGE PRÉSENTANT LEDIT PANNEAU D'AFFICHAGE, ET PROCÉDÉ DE PILOTAGE ASSOCIÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2017/173767 N° de la demande internationale : PCT/CN2016/096369
Date de publication : 12.10.2017 Date de dépôt international : 23.08.2016
CIB :
G09G 3/3208 (2016.01)
[IPC code unknown for G09G 3/3208]
Déposants :
BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
CHENGDU BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; No.1188 Hezuo Rd., (West Zone), Hi-Tech Development Zone Chengdu, Sichuan 611731, CN
Inventeurs :
KO, Youngyik; CN
WANG, Bo; CN
CHEN, Yipeng; CN
ZHANG, Yi; CN
Mandataire :
TEE&HOWE INTELLECTUAL PROPERTY ATTORNEYS; Yuan Chen 10th Floor, Tower D, Minsheng Financial Center 28 Jianguomennei Avenue, Dongcheng District Beijing 100005, CN
Données relatives à la priorité :
201610210384.906.04.2016CN
Titre (EN) PIXEL DRIVING CIRCUIT, ARRAY SUBSTRATE, DISPLAY PANEL AND DISPLAY APPARATUS HAVING THE SAME, AND DRIVING METHOD THEREOF
(FR) CIRCUIT DE PILOTAGE DE PIXEL, SUBSTRAT DE RÉSEAU, PANNEAU D'AFFICHAGE ET APPAREIL D'AFFICHAGE PRÉSENTANT LEDIT PANNEAU D'AFFICHAGE, ET PROCÉDÉ DE PILOTAGE ASSOCIÉ
Abrégé :
(EN) A pixel driving circuit configured to operate in a display cycle including sequentially an initialization period (t1), a compensation period (t2), and a light-emitting period (t3), the pixel driving circuit including a driving transistor (DTFT) having a gate, a source (S), and a drain (D); a first storage capacitor (C1) having a first terminal connected to the gate of the driving transistor (DTFT) and a second terminal connected to a first power signal input port (V1); an emission control sub-circuit(11) disposed between the source(S) of the driving transistor (DTFT) and the first power signal input port (V1); a data write-in sub-circuit (12) disposed between a data input port and the drain (D) of the driving transistor (DTFT) which is also connected to the emission control sub-circuit (11); a compensation sub-circuit (13) disposed between the source (S) of the driving transistor (DTFT) and the first terminal of the first storage capacitor (C1; and a light emitting device (EL) having a first terminal connected to the emission control sub-circuit (11) and a second terminal connected to a second power signal input port (V2); the data write-in sub-circuit (12) is configured to control a data voltage signal (Vdata) to be passed into the drain (D) of the driving transistor (DTFT) during the compensation period (t2); the compensation sub-circuit (13) is configured to control a connection between the source (S) and the gate of the driving transistor (DTFT) during the compensation period (t2) to set the driving transistor (DTFT) to a conduction state for inducing a source-to-drain current until a gate voltage of the driving transistor (DTFT) reaches a value substantially equal to the data voltage signal (Vdata) plus a threshold voltage (Vth) of the driving transistor (DTFT).
(FR) L'invention concerne un circuit de pilotage de pixel configuré pour fonctionner dans un cycle d'affichage comprenant séquentiellement une période d'initialisation (t1), une période de compensation (t2) et une période d'émission de lumière (t3), le circuit de pilotage de pixel comprenant un transistor de pilotage (DTFT) présentant une grille, une source (S) et un drain (D); un premier condensateur de stockage (C1) présentant une première borne connectée à la grille du transistor de pilotage (DTFT) et une seconde borne connectée à un premier port d'entrée de signal d'alimentation (V1); un sous-circuit de commande d'émission (11) placé entre la source (S) du transistor de pilotage (DTFT) et le premier port d'entrée de signal d'alimentation (V1); un sous-circuit d'écriture de données (12) placé entre un port d'entrée de données et le drain (D) du transistor de pilotage (DTFT) qui est également connecté au sous-circuit de commande d'émission (11); un sous-circuit de compensation (13) placé entre la source (S) du transistor de pilotage (DTFT) et la première borne du premier condensateur de stockage (C1); et un dispositif d'émission de lumière (EL) présentant une première borne connectée au sous-circuit de commande d'émission (11) et une seconde borne connectée à un second port d'entrée de signal d'alimentation (V2); le sous-circuit d'écriture de données (12) est configuré pour amener un signal de tension de données (données V) à passer dans le drain (D) du transistor de pilotage (DTFT) pendant la période de compensation (t2); le sous-circuit de compensation (13) est configuré pour commander une connexion entre la source (S) et la grille du transistor de pilotage (DTFT) pendant la période de compensation (t2) en vue de régler le transistor de pilotage (DTFT) dans un état de conduction de manière à induire un courant source-drain jusqu'à ce qu'une tension de grille du transistor de pilotage (DTFT) atteigne une valeur sensiblement égale au signal de tension de données (Vdonnées) plus une tension de seuil (Vth) du transistor de pilotage (DTFT).
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)