Recherche dans les collections de brevets nationales et internationales

1. (WO2017173148) TECHNIQUES D'APPLICATION D'UNDERFILL À OPTIMISATION D'ESPACE POUR ENSEMBLES ÉLECTRONIQUES

Pub. No.:    WO/2017/173148    International Application No.:    PCT/US2017/025150
Publication Date: Fri Oct 06 01:59:59 CEST 2017 International Filing Date: Fri Mar 31 01:59:59 CEST 2017
IPC: H01L 21/56
H01L 23/28
H01L 23/00
H01L 23/498
Applicants: INTEL CORPORATION
Inventors: HEPPNER, Joshua D.
ROUX, Serge
BAKER, Michael J.
FALCON, Javier A.
Title: TECHNIQUES D'APPLICATION D'UNDERFILL À OPTIMISATION D'ESPACE POUR ENSEMBLES ÉLECTRONIQUES
Abstract:
L'invention concerne des techniques d'application d'underfill à optimisation d'espace pour des ensembles électroniques. Selon certaines de ces techniques, un procédé d'application d'underfill peut comprendre le montage d'un élément électronique sur une surface d'un substrat, la distribution d'un matériau d'underfill sur la surface du substrat à l'intérieur d'une région de distribution en vue de former un underfill pour l'élément électronique, et la projection de rayons de durcissement sur au moins une portion du matériau d'underfill distribué pour empêcher un écoulement vers l'extérieur du matériau d'underfill distribué depuis la région de distribution, et le matériau d'underfill peut comprendre un matériau durcissable à la lumière non visible (NVL). L'invention concerne également d'autres modes de réalisation.