WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017172928) ÉCRAN DE MISE À LA TERRE DE PUCES EMPILÉES
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/172928    N° de la demande internationale :    PCT/US2017/024764
Date de publication : 05.10.2017 Date de dépôt international : 29.03.2017
CIB :
H01L 23/552 (2006.01), H01L 25/16 (2006.01), H01L 23/495 (2006.01)
Déposants : MICROCHIP TECHNOLOGY INCORPORATED [US/US]; 2355 West Chandler Blvd. Chandler, Arizona 85224-6199 (US)
Inventeurs : DIX, Gregory; (US).
FUREY, Lee; (US).
RAGHUNATHAN, Rohan; (US)
Mandataire : SLAYDEN, Bruce W., II; (US)
Données relatives à la priorité :
62/314,875 29.03.2016 US
15/471,889 28.03.2017 US
Titre (EN) STACKED DIE GROUND SHIELD
(FR) ÉCRAN DE MISE À LA TERRE DE PUCES EMPILÉES
Abrégé : front page image
(EN)The present disclosure relates to semiconductor devices. Embodiments of the teachings thereof may include processes for manufacturing of semiconductor devices and the devices themselves. For example, some embodiments may include an integrated circuit package comprising: a lead frame; a first die mounted on the lead frame in flip-chip fashion, with a frontside of the first die connected to the lead frame; wherein the first die comprises an oxide layer deposited on a backside of the first die and a back metal layer deposited on the oxide layer; and a second die mounted on the back metal layer of the first die.
(FR)La présente invention concerne des dispositifs à semi-conducteurs. Des modes de réalisation de l'invention peuvent comprendre des processus de fabrication de dispositifs à semi-conducteurs et les dispositifs eux-mêmes. Par exemple, certains modes de réalisation peuvent comprendre un boîtier de circuit intégré comprenant : une grille de connexion ; une première puce montée sur la grille de connexion à la manière d'une puce retournée, une face avant de la première puce étant connectée à la grille de connexion ; la première puce comprenant une couche d'oxyde déposée sur l'un de ses côtés arrières et une couche de métal arrière déposée sur la couche d'oxyde ; et une seconde puce montée sur la couche métallique arrière de la première puce.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)