Recherche dans les collections de brevets nationales et internationales

1. (WO2017172309) ATTÉNUATION PERTURBATIONS ISOLÉES (SEU) POUR UNE TECHNOLOGIE DE TRANSISTOR À EFFET DE CHAMP À AILETTES UTILISANT UNE TOPOLOGIE D'AILETTE

Pub. No.:    WO/2017/172309    International Application No.:    PCT/US2017/021308
Publication Date: Fri Oct 06 01:59:59 CEST 2017 International Filing Date: Thu Mar 09 00:59:59 CET 2017
IPC: H01L 21/8234
H01L 21/8238
H01L 27/088
H01L 27/092
H01L 27/11
Applicants: XILINX, INC.
Inventors: MAILLARD, Pierre
Title: ATTÉNUATION PERTURBATIONS ISOLÉES (SEU) POUR UNE TECHNOLOGIE DE TRANSISTOR À EFFET DE CHAMP À AILETTES UTILISANT UNE TOPOLOGIE D'AILETTE
Abstract:
Cette invention concerne des circuits frontaux (150) comprenant un transistor FinFET (100). Selon un exemple, le circuit frontal (150) possède une structure de mémoire (200) qui comprend au moins un transistor FinFET (100). Selon un exemple, le transistor FinFET (100) comprend une région de canal (120) entourée d'une une grille métallique (106), la région de canal (120) reliant des ailettes de source et de drain (110, 108). Au moins l'une des ailettes de source et de drain (110, 108) présente une hauteur (Ητοτ) (114) et une largeur W (112). La hauteur (Ητοτ) (114) est supérieure à une hauteur optimale (HOPT) (116), la hauteur HOPT (116) étant une hauteur qui optimise la vitesse d'un transistor FinFET (100) présentant la largeur W (112).