Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017172300) APPAREIL ET PROCÉDÉ POUR MISES À JOUR PARESSEUSES DE TABLE DE PAGES SYNCHRONES À FAIBLE SURDÉBIT
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/172300 N° de la demande internationale : PCT/US2017/021141
Date de publication : 05.10.2017 Date de dépôt international : 07.03.2017
CIB :
G06F 12/02 (2006.01) ,G06F 13/16 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12
Accès, adressage ou affectation dans des systèmes ou des architectures de mémoire
02
Adressage ou affectation; Réadressage
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13
Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
14
Traitement de demandes d'interconnexion ou de transfert
16
pour l'accès au bus de mémoire
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs :
DOSHI, Kshitij A.; US
HUGHES, Christopher J.; US
Mandataire :
WEBSTER, Thomas, C.; NICHOLSON DEVOS WEBSTER & ELLIOTT LLP 99 Almaden Boulevard Suite 710 San Jose, California 95113, US
Données relatives à la priorité :
15/088,98501.04.2016US
Titre (EN) APPARATUS AND METHOD FOR LAZY LOW-OVERHEAD SYNCHRONOUS PAGE TABLE UPDATES
(FR) APPAREIL ET PROCÉDÉ POUR MISES À JOUR PARESSEUSES DE TABLE DE PAGES SYNCHRONES À FAIBLE SURDÉBIT
Abrégé :
(EN) A processor comprises: a set of one or more cores to execute instructions and process data; a translation lookaside buffer (TLB) comprising a plurality of entries to cache virtual-to-physical address translation usable by the set of one or more cores when executing the instructions; a PTE (page table entry) invalidation circuit to execute a PTE invalidate instruction on a first core to invalidate a first PTE in other TLBs of other cores, the PTE invalidation circuit, responsive to execution of the PTE invalidate instruction, to responsively determine a number of other TLBs of other cores which need to be notified of the PTE invalidation, transmit PTE invalidate messages to the other TLBs, and wait for responses.
(FR) La présente invention concerne un processeur qui comprend : un ensemble d'un ou de plusieurs cœurs servant à exécuter des instructions et traiter des données ; une mémoire cache de traduction d'adresses (TLB) comprenant une pluralité d'entrées servant à mettre en cache une traduction d'adresse virtuelle à physique utilisable par l'ensemble d'un ou de plusieurs cœurs lors de l'exécution des instructions ; un circuit d'invalidation PTE (entrée de table de pages) servant à exécuter une instruction d'invalidation PTE sur un premier cœur afin d'invalider une première PTE dans d'autres TLB d'autres cœurs ; le circuit d'invalidation PTE, en réponse à l'exécution de l'instruction d'invalidation PTE, servant à déterminer en réponse un certain nombre d'autres TLB d'autres cœurs qui doivent être avertis de l'invalidation PTE, à transmettre des messages d'invalidation PTE aux autres TLB, et à attendre des réponses.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)