Recherche dans les collections de brevets nationales et internationales

1. (WO2017172268) SOUS-SYSTÈME DE MÉMOIRE À RÉDUCTION DE PUISSANCE POSSÉDANT UNE MÉMOIRE CACHE DE SYSTÈME ET UNE GESTION DE RESSOURCES LOCALES

Pub. No.:    WO/2017/172268    International Application No.:    PCT/US2017/020811
Publication Date: Fri Oct 06 01:59:59 CEST 2017 International Filing Date: Sat Mar 04 00:59:59 CET 2017
IPC: G06F 12/0862
G06F 1/32
Applicants: QUALCOMM INCORPORATED
Inventors: LI, Yanru
CHUN, Dexter Tamio
ARTIERI, Alain
Title: SOUS-SYSTÈME DE MÉMOIRE À RÉDUCTION DE PUISSANCE POSSÉDANT UNE MÉMOIRE CACHE DE SYSTÈME ET UNE GESTION DE RESSOURCES LOCALES
Abstract:
L'invention concerne des systèmes, des procédés et des programmes informatiques pour un procédé de réduction de puissance de sous-système de mémoire. Dans un procédé donné à titre d'exemple, un gestionnaire de ressources de système fournit des exigences de performance de mémoire pour une pluralité de clients de mémoire à un sous-système à double débit de données (DDR). Le sous-système DDR et le gestionnaire de ressources système sont situés sur un système sur une puce (SoC) couplé électriquement à une mémoire vive dynamique (DRAM). Un taux de réussite de mémoire cache est déterminé pour chaque client de mémoire de la pluralité de clients de mémoire associés à une mémoire cache de système située sur le sous-système DDR. Le sous-système DDR commande une fréquence d'horloge DDR en fonction des exigences de performance de mémoire reçues en provenance du gestionnaire de ressources de système et des taux de réussite de mémoire cache de la pluralité de clients de mémoire.