WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017172258) MISE EN ŒUVRE DE SUPPORT D'INFORMATIONS ÉCONOME EN ESPACE POUR MARQUEURS DE CACHE DE MÉMOIRE VIVE DYNAMIQUE (DRAM)
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/172258 N° de la demande internationale : PCT/US2017/020620
Date de publication : 05.10.2017 Date de dépôt international : 03.03.2017
Demande présentée en vertu du Chapitre 2 : 30.01.2018
CIB :
G06F 12/0895 (2016.01) ,G06F 11/10 (2006.01)
Déposants : QUALCOMM INCORPORATED[US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventeurs : VAIDHYANATHAN, Natarajan; US
HEDDES, Mattheus, Cornelis Antonius Adrianus; US
VERRILLI, Colin, Beaton; US
Mandataire : TERRANOVA, Steven, N.; US
OWENS, JR., Bruce E.; US
OWENS, JR., Bruce E.; Withrow & Terranova, PLLC 106 Pinedale Springs Way Cary, NC 27511, US
Données relatives à la priorité :
15/085,35030.03.2016US
Titre (EN) PROVIDING SPACE-EFFICIENT STORAGE FOR DYNAMIC RANDOM ACCESS MEMORY (DRAM) CACHE TAGS
(FR) MISE EN ŒUVRE DE SUPPORT D'INFORMATIONS ÉCONOME EN ESPACE POUR MARQUEURS DE CACHE DE MÉMOIRE VIVE DYNAMIQUE (DRAM)
Abrégé : front page image
(EN) Providing space-efficient storage for dynamic random access memory (DRAM) cache tags is provided. In one aspect, a DRAM cache management circuit provides a plurality of cache entries, each of which contains a tag storage region, a data storage region, and an error protection region. The DRAM cache management circuit is configured to store data to be cached in the data storage region of each cache entry. The DRAM cache management circuit is also configured to use an error detection code (EDC) instead of an error correcting code (ECC), and to store a tag and the EDC for each cache entry in the error protection region of the cache entry. In this manner, the capacity of a DRAM cache can be increased by avoiding the need for the tag storage region for each cache entry, while still providing error detection for the cache entry.
(FR) L'invention concerne la mise en œuvre de support d'informations économe en espace pour marqueurs de cache de mémoire vive dynamique (DRAM). Selon un aspect, un circuit de gestion de cache de DRAM émet une pluralité d'entrées de cache, dont chacune contient une zone de banque de marqueurs, une zone de banque de données, et une zone de protection d'erreurs. Le circuit de gestion de cache de DRAM est configuré pour contenir des données à mettre en cache dans la zone de banque de données de chaque entrée de cache. Le circuit de gestion de cache de DRAM est également configuré pour utiliser un code de détection d'erreur (EDC) plutôt qu'un code de correction d'erreur (ECC), et pour contenir un marqueur et l'EDC pour chaque entrée de cache dans la zone de protection d'erreur de l'entrée de cache. De cette manière, la capacité d'un cache de DRAM peut être accrue en évitant le besoin de la zone de banque de marqueurs pour chaque entrée de cache, tout en continuant d'assurer la détection d'erreur pour l'entrée de cache.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)