Recherche dans les collections de brevets nationales et internationales

1. (WO2017172256) PROCESSEURS, PROCÉDÉS ET SYSTÈMES POUR ALLOUER DES MÉMOIRES TAMPONS DE CHARGE ET DE STOCKAGE SUR LA BASE D'UN TYPE D'INSTRUCTION

Pub. No.:    WO/2017/172256    International Application No.:    PCT/US2017/020585
Publication Date: Fri Oct 06 01:59:59 CEST 2017 International Filing Date: Sat Mar 04 00:59:59 CET 2017
IPC: G06F 13/16
G06F 9/50
Applicants: INTEL CORPORATION
Inventors: HERDRICH, Andrew J.
WANG, Yipeng
WANG, Ren
TAI, Tsung-Yuan C.
TSAI, Jr-Shian
Title: PROCESSEURS, PROCÉDÉS ET SYSTÈMES POUR ALLOUER DES MÉMOIRES TAMPONS DE CHARGE ET DE STOCKAGE SUR LA BASE D'UN TYPE D'INSTRUCTION
Abstract:
Selon un aspect, l'invention concerne un processeur qui comprend une unité de décodage pour décoder des instructions d'accès en mémoire d'un premier type et émettre des opérations d'accès en mémoire correspondantes, et décoder des instructions d'accès en mémoire d'un second type et émettre des opérations d'accès en mémoire correspondantes. Le processeur comprend également une file d'attente de charge et de stockage accouplée à l'unité de décodage. La file d'attente de charge et de stockage comprend une mémoire tampon de charge qui doit avoir une pluralité d'entrées de mémoire tampon de charge, et une mémoire tampon de stockage qui doit avoir une pluralité d'entrées de mémoire tampon de stockage. La file d'attente de charge et de stockage comprend également un dispositif de commande d'allocation d'entrée de mémoire tampon accouplé à la mémoire tampon de charge et accouplé à la mémoire tampon de stockage. Le dispositif de commande d'allocation d'entrée de mémoire tampon doit allouer des entrées de mémoire tampon de charge et de stockage sur la base, au moins en partie, du point de savoir si des opérations d'accès en mémoire correspondent à des instructions d'accès en mémoire du premier type ou du second type. L'invention concerne également d'autres processeurs, procédés et systèmes.