WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017172173) INSTRUCTION, CIRCUITS ET LOGIQUE POUR L'ACCÉLÉRATION D'ANALYSE DE GRAPHE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/172173 N° de la demande internationale : PCT/US2017/019845
Date de publication : 05.10.2017 Date de dépôt international : 28.02.2017
CIB :
G06F 9/30 (2006.01) ,G06F 9/38 (2006.01)
Déposants : INTEL CORPORATION[US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs : WU, Lisa K.; US
HAM, Tae Jun; US
SATISH, Nadathur Rajagopalan; US
SUNDARAM, Narayanan; US
Mandataire : KOMENDA, J. Kyle; US
Données relatives à la priorité :
15/089,23201.04.2016US
Titre (EN) INSTRUCTION, CIRCUITS, AND LOGIC FOR GRAPH ANALYTICS ACCELERATION
(FR) INSTRUCTION, CIRCUITS ET LOGIQUE POUR L'ACCÉLÉRATION D'ANALYSE DE GRAPHE
Abrégé : front page image
(EN) A processor includes a front end including circuitry to receive and decode an instruction. The instruction is to perform a graph analytic function and pass the instruction to a graph accelerator. The graph accelerator including circuitry to process graph vertices and graph edges as datatypes, execute the instruction, and pass results of the instruction to a memory subsystem of the processor.
(FR) Selon l'invention, un processeur comprend une partie frontale contenant de la circuiterie permettant de recevoir et de décoder une instruction. L'instruction doit effectuer une fonction d'analyse de graphe et transmettre l'instruction à un accélérateur de graphe. L'accélérateur de graphe comprend de la circuiterie servant à traiter des sommets de graphe et des arêtes de graphe en tant que types de données, exécuter l'instruction, et transmettre les résultats de l'instruction à un sous-système de mémoire du processeur.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)