Recherche dans les collections de brevets nationales et internationales

1. (WO2017172173) INSTRUCTION, CIRCUITS ET LOGIQUE POUR L'ACCÉLÉRATION D'ANALYSE DE GRAPHE

Pub. No.:    WO/2017/172173    International Application No.:    PCT/US2017/019845
Publication Date: Fri Oct 06 01:59:59 CEST 2017 International Filing Date: Wed Mar 01 00:59:59 CET 2017
IPC: G06F 9/30
G06F 9/38
Applicants: INTEL CORPORATION
Inventors: WU, Lisa K.
HAM, Tae Jun
SATISH, Nadathur Rajagopalan
SUNDARAM, Narayanan
Title: INSTRUCTION, CIRCUITS ET LOGIQUE POUR L'ACCÉLÉRATION D'ANALYSE DE GRAPHE
Abstract:
Selon l'invention, un processeur comprend une partie frontale contenant de la circuiterie permettant de recevoir et de décoder une instruction. L'instruction doit effectuer une fonction d'analyse de graphe et transmettre l'instruction à un accélérateur de graphe. L'accélérateur de graphe comprend de la circuiterie servant à traiter des sommets de graphe et des arêtes de graphe en tant que types de données, exécuter l'instruction, et transmettre les résultats de l'instruction à un sous-système de mémoire du processeur.