Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017172128) INSTRUCTION, CIRCUITS ET LOGIQUE DE CAPTURE DE DONNÉES POUR LA SURVEILLANCE ET LE DÉBOGAGE DE LOGICIELS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/172128 N° de la demande internationale : PCT/US2017/019063
Date de publication : 05.10.2017 Date de dépôt international : 23.02.2017
CIB :
G06F 11/34 (2006.01) ,G06F 12/02 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
30
Surveillance du fonctionnement
34
Enregistrement ou évaluation statistique de l'activité du calculateur, p.ex. des interruptions ou des opérations d'entréesortie
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12
Accès, adressage ou affectation dans des systèmes ou des architectures de mémoire
02
Adressage ou affectation; Réadressage
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs :
PEREIRA, Cristiano L.; US
POKAM, Gilles A.; US
HU, Shiliang; US
STRONG, Beeman C.; US
Mandataire :
KOMENDA, J. Kyle; US
Données relatives à la priorité :
15/089,17901.04.2016US
Titre (EN) INSTRUCTION, CIRCUITS, AND LOGIC FOR DATA CAPTURE FOR SOFTWARE MONITORING AND DEBUGGING
(FR) INSTRUCTION, CIRCUITS ET LOGIQUE DE CAPTURE DE DONNÉES POUR LA SURVEILLANCE ET LE DÉBOGAGE DE LOGICIELS
Abrégé :
(EN) A processor includes a front end including circuitry to receive an instruction to monitor execution of a thread, a decoder including circuitry to decode the instruction, a scheduler including circuitry to schedule the instruction, a retirement unit including circuitry to retire the instruction, and a core. The core includes circuitry to, based on execution of the instruction, monitor execution of the thread, identify an attempted read of an address during execution of the thread, determine whether a value at the address was previously read during monitoring of the execution of the thread, log the attempted read based on a determination that the value at the address was not previously read during monitoring of the execution of the thread, and omit logging of the attempted read based on a determination that the value at the address was previously read during monitoring of the execution of the thread.
(FR) L'invention concerne un processeur comprenant une extrémité avant comprenant des circuits pour recevoir une instruction pour surveiller l'exécution d'un fil, un décodeur comprenant des circuits pour décoder l'instruction, un programmateur comprenant des circuits pour programmer l'instruction, une unité de retrait comprenant des circuits pour supprimer l'instruction et un cœur. Le cœur comprend des circuits pour surveiller, en fonction de l'exécution de l'instruction, l'exécution du fil, identifier une tentative de lecture d'une adresse pendant l'exécution du fil, déterminer si une valeur au niveau de l'adresse a été lue précédemment pendant la surveillance de l'exécution du fil, enregistrer la tentative de lecture s'il est déterminé que la valeur au niveau de l'adresse n'a pas été lue précédemment pendant la surveillance de l'exécution du fil et omettre l'enregistrement de la tentative de lecture s'il est déterminé que la valeur au niveau de l'adresse a été lue précédemment pendant la surveillance de l'exécution du fil.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)