Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017172116) RÉCEPTEUR D’ENTRÉE DE TENSION ÉLEVÉE UTILISANT DES DISPOSITIFS À FAIBLE TENSION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/172116 N° de la demande internationale : PCT/US2017/018751
Date de publication : 05.10.2017 Date de dépôt international : 21.02.2017
Demande présentée en vertu du Chapitre 2 : 27.01.2018
CIB :
G06F 13/40 (2006.01) ,H03K 3/3565 (2006.01) ,H03K 19/0175 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13
Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
38
Transfert d'informations, p.ex. sur un bus
40
Structure du bus
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
3
Circuits pour produire des impulsions électriques; Circuits monostables, bistables ou multistables
02
Générateurs caractérisés par le type de circuit ou par les moyens utilisés pour produire des impulsions
353
par l'utilisation, comme éléments actifs, de transistors à effet de champ avec réaction positive interne ou externe
356
Circuits bistables
3565
bistables avec hystérésis, p.ex. déclencheur de Schmitt
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
19
Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
0175
Dispositions pour le couplage; Dispositions pour l'interface
Déposants :
QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventeurs :
CHEN, Wilson; US
TAN, Chiew-Guan; US
RAO, Sumit; US
Mandataire :
HALLMAN, Jonathan W.; US
Données relatives à la priorité :
15/083,03028.03.2016US
Titre (EN) HIGH-VOLTAGE INPUT RECEIVER USING LOW-VOLTAGE DEVICES
(FR) RÉCEPTEUR D’ENTRÉE DE TENSION ÉLEVÉE UTILISANT DES DISPOSITIFS À FAIBLE TENSION
Abrégé :
(EN) An input receiver for stepping down a high power domain input signal for a high power domain powered by a high power supply voltage into an output signal for a low power domain includes a waveform splitter. The waveform splitter splits the high power domain input signal into a high voltage signal and a low voltage signal. A high voltage input receiver receives the high voltage signal to produce a received high voltage that is level shifted into a first input signal. A low voltage input receiver receives the low voltage signal to produce a second input signal. A logic circuit generates the output signal from the first input signal and the second input signal.
(FR) Selon l’invention, un récepteur d’entrée pour abaisser un signal d’entrée de domaine de puissance élevée pour un domaine de puissance élevée alimenté par une tension d’alimentation électrique élevée en un signal de sortie pour un domaine de faible puissance comprend un diviseur de forme d’onde. Le diviseur de forme d’onde divise le signal d’entrée de domaine de puissance élevée en un signal de tension élevée et en un signal de faible tension. Un récepteur d’entrée de tension élevée reçoit le signal de tension élevée pour produire une tension élevée reçue qui est décalée d'un niveau dans un premier signal d’entrée. Un récepteur d’entrée de faible tension reçoit le signal de faible tension pour produire un second signal d’entrée. Un circuit logique génère le signal de sortie à partir du premier signal d'entrée et du second signal d'entrée.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)