Recherche dans les collections de brevets nationales et internationales

1. (WO2017172099) PROCÉDÉ, SYSTÈME ET APPAREIL POUR SCHÉMA AMÉLIORÉ DE PRÉDICTION D'ERREUR DE MÉMOIRE

Pub. No.:    WO/2017/172099    International Application No.:    PCT/US2017/018173
Publication Date: Fri Oct 06 01:59:59 CEST 2017 International Filing Date: Fri Feb 17 00:59:59 CET 2017
IPC: G06F 11/00
G06F 11/07
G06F 11/10
G06F 11/30
Applicants: INTEL CORPORATION
Inventors: RANGARAJAN, Thanunathan
Title: PROCÉDÉ, SYSTÈME ET APPAREIL POUR SCHÉMA AMÉLIORÉ DE PRÉDICTION D'ERREUR DE MÉMOIRE
Abstract:
L'invention concerne un procédé, un système et un appareil permettant de prédire des défaillances de mémoire imminentes en fonction d'une ou plusieurs conditions défavorables auxquelles la mémoire est soumise. Un mode de réalisation d'un procédé comprend les étapes suivantes : suivre une ou plusieurs erreurs de mémoire corrigées (CE) dans une mémoire ; suivre un ou plusieurs jetons produits, les jetons étant produits à une vitesse initiale ; détecter une ou plusieurs conditions défavorables auxquelles la mémoire est soumise et, en réponse à la détection, réduire la vitesse à laquelle les jetons sont produits ; décrémenter les CE suivies en fonction d'un minuteur de fuite récurrent, où lors de chaque expiration du minuteur de fuite récurrent, le nombre de CE suivies est décrémenté d'une unité tant qu'il y a au moins un jeton suivi ; réduire le nombre de jetons suivis d'une unité en réponse à la décrémentation du nombre de CE suivies ; et déclencher un signal de dépassement de CE lors de la détection d'un nombre de CE suivies dépassant une limite de dépassement.