Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017171889) SYSTÈMES, PROCÉDÉS ET APPAREILS POUR METTRE EN ŒUVRE UNE SOLUTION THERMIQUE POUR L'ENCAPSULATION 3D
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2017/171889 N° de la demande internationale : PCT/US2016/025779
Date de publication : 05.10.2017 Date de dépôt international : 02.04.2016
CIB :
H01L 23/12 (2006.01) ,H01L 23/48 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12
Supports, p.ex. substrats isolants non amovibles
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48
Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs :
MUTHUR SRINATH, Purushotham Kaushik; US
MALATKAR, Pramod; US
AGRAHARAM, Sairam; US
JHA, Chandra M.; US
CHOUDHURY, Arnab; US
RARAVIKAR, Nachiket R.; US
Mandataire :
BRASK, Justin, K..; US
Données relatives à la priorité :
Titre (EN) SYSTEMS, METHODS, AND APPARATUSES FOR IMPLEMENTING A THERMAL SOLUTION FOR 3D PACKAGING
(FR) SYSTÈMES, PROCÉDÉS ET APPAREILS POUR METTRE EN ŒUVRE UNE SOLUTION THERMIQUE POUR L'ENCAPSULATION 3D
Abrégé :
(EN) In accordance with disclosed embodiments, there are provided methods, systems, and apparatuses for implementing a thermal solution for 3D packaging. For instance, in accordance with one embodiment, there is an apparatus having therein: a substrate layer having electrical traces therein; a first layer functional silicon die electrically interfaced to the electrical traces of the substrate layer, the first layer functional silicon die having a first thermal pad integrated thereupon; a second layer functional silicon die positioned above the first layer functional silicon die, the second layer functional silicon die having a second thermal pad integrated thereupon; and a conductivity layer positioned between the first layer functional silicon die and the second layer functional silicon die, wherein the conductivity layer is to: (i) electrically join the second layer functional silicon die to the first layer functional silicon die and (ii) bond the first thermal pad of the first layer functional silicon die to the second thermal pad of the second layer functional silicon die via solder. Other related embodiments are disclosed.
(FR) Selon des modes de réalisation décrits, l'invention concerne des procédés, des systèmes et des appareils pour mettre en œuvre une solution thermique pour l'encapsulation 3D. Par exemple, selon un mode de réalisation, un appareil comprend : une couche de substrat comportant des pistes électriques en son sein; une puce de silicium fonctionnelle de première couche électriquement connectée aux pistes électriques de la couche de substrat, un premier plot thermique étant intégré sur la puce de silicium fonctionnelle de première couche; une puce de silicium fonctionnelle de seconde couche positionnée au-dessus de la puce de silicium fonctionnelle de première couche, un second plot thermique étant intégré sur la puce de silicium fonctionnelle de seconde couche; et une couche de conductivité positionnée entre la puce de silicium fonctionnelle de première couche et la puce de silicium fonctionnelle de seconde couche, la couche de conductivité étant destinée à : (i) connecter électriquement la puce de silicium fonctionnelle de seconde couche à la puce de silicium fonctionnelle de première couche et (ii) coller le premier plot thermique de la puce de silicium fonctionnelle de première couche au second plot thermique de la puce de silicium fonctionnelle de seconde couche par l'intermédiaire d'une brasure. D'autres modes de réalisation associés sont décrits.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)