Recherche dans les collections de brevets nationales et internationales

1. (WO2017171860) OPTIMISATION DE LA VARIATION DE LA TENSION DE SEUIL D'UN TRANSISTOR

Pub. No.:    WO/2017/171860    International Application No.:    PCT/US2016/025663
Publication Date: Fri Oct 06 01:59:59 CEST 2017 International Filing Date: Sat Apr 02 01:59:59 CEST 2016
IPC: H01L 29/78
H01L 27/04
Applicants: INTEL CORPORATION
Inventors: MORRIS, Daniel H.
AVCI, Uygar E.
YOUNG, Ian A.
Title: OPTIMISATION DE LA VARIATION DE LA TENSION DE SEUIL D'UN TRANSISTOR
Abstract:
Un mode de réalisation de l'invention concerne un appareil. L'appareil comprend un premier transistor et un deuxième transistor. Le premier transistor comprend un premier drain, une première source connectée au premier drain par un premier canal et un premier empilement de gâchette comprenant une pluralité de couches. Le deuxième transistor comprend un deuxième drain, une deuxième source connectée au deuxième drain par un deuxième canal et un deuxième empilement de gâchette comprenant une pluralité de couches. Chaque empilement de gâchette comprend une couche de matériau de fonction de travail pour optimiser une variation de la tension de seuil entre les transistors.