Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017171838) DIODES À SEMI-CONDUCTEUR METTANT EN ŒUVRE UN SEMI-CONDUCTEUR OU UN MÉTAL CÔTÉ ARRIÈRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2017/171838 N° de la demande internationale : PCT/US2016/025579
Date de publication : 05.10.2017 Date de dépôt international : 01.04.2016
CIB :
H01L 27/02 (2006.01) ,H01L 27/06 (2006.01) ,H01L 29/06 (2006.01) ,H01L 29/08 (2006.01)
[IPC code unknown for H01L 27/02][IPC code unknown for H01L 27/06][IPC code unknown for H01L 29/06][IPC code unknown for H01L 29/08]
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, California 95054, US
Inventeurs :
MORROW, Patrick; US
MEHANDRU, Rishabh; US
JACK, Nathan D.; US
Mandataire :
HOWARD, James M.; US
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DIODES EMPLOYING BACK-SIDE SEMICONDUCTOR OR METAL
(FR) DIODES À SEMI-CONDUCTEUR METTANT EN ŒUVRE UN SEMI-CONDUCTEUR OU UN MÉTAL CÔTÉ ARRIÈRE
Abrégé :
(EN) Integrated circuit (IC) strata including one or more transistor and one or more semiconductor diode. A transistor may include one or more non-planar semiconductor bodies in which there is a channel region while the diode also includes one or more non-planar semiconductor bodies in which there is a p-type region, an n-type region, or both. One IC stratum may be only hundreds of nanometers in thickness and include both front-side and back-side interconnect levels. The front-side interconnect level is disposed over a front side of one or more of the non-planar semiconductor bodies and is coupled to at least one terminal of the transistor. The back-side interconnect level is disposed over a back side of one or more of the non-planar semiconductor bodies and is coupled to at least one terminal of the semiconductor diode.
(FR) Cette invention concerne des couches de circuit intégré (IC) comprenant un ou plusieurs transistors et une ou plusieurs diodes à semi-conducteur. Un transistor peut comprendre un ou plusieurs corps semi-conducteurs non plans dans lesquels il y a une région de canal tandis que la diode comprend en outre un ou plusieurs corps semi-conducteurs non plans dans lesquels il existe une région de type p, une région de type n, ou les deux. Une couche de CI peut présenter épaisseur de quelques centaines de nanomètres et comprendre à la fois des niveaux d'interconnexion côté avant et côté arrière. Le niveau d'interconnexion du côté avant est disposé sur un côté avant d'un ou de plusieurs des corps semi-conducteurs non plans et est couplé à au moins une borne du transistor. Le niveau d'interconnexion du côté arrière est disposé sur un côté arrière d'un ou de plusieurs des corps semi-conducteurs non plans et il est couplé à au moins une borne de la diode à semi-conducteur.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)