WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017171823) DISPOSITIF DE SÉLECTION MULTICOUCHE À FAIBLE TENSION DE MAINTIEN
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/171823    N° de la demande internationale :    PCT/US2016/025439
Date de publication : 05.10.2017 Date de dépôt international : 31.03.2016
CIB :
G11C 13/00 (2006.01), G11C 11/16 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventeurs : KARPOV, Elijah V.; (US).
PILLARISETTY, Ravi; (US).
MAJHI, Prashant; (US).
CLARKE, James S.; (US).
SHAH, Uday; (US)
Mandataire : RICHARDS, Edwin E.; (US)
Données relatives à la priorité :
Titre (EN) MULTILAYER SELECTOR DEVICE WITH LOW HOLDING VOLTAGE
(FR) DISPOSITIF DE SÉLECTION MULTICOUCHE À FAIBLE TENSION DE MAINTIEN
Abrégé : front page image
(EN)An embodiment includes an apparatus comprising: a memory array comprising: a selector switch including top and bottom electrodes, a metal layer, and a solid electrolyte layer; a memory cell in series with the selector switch; bit and write lines, wherein (a)(i) the top electrode couples to one of the bit and write lines and the bottom electrode couples to another of the bit and write lines, and (a)(ii) the memory cell is between one of the top and bottom electrodes and one of the bit and write lines; wherein (b)(i) the metal layer includes silver (Ag), and (b)(ii) Ag ions from the metal layer form a conductive path in the SE layer when the top electrode is biased and disband the conductive path when the top electrode is not biased. Other embodiments are described herein.
(FR)Un mode de réalisation concerne un appareil comprenant : une matrice de mémoire comprenant : un commutateur de sélection comprenant des électrodes supérieure et inférieure, une couche métallique et une couche d'électrolyte solide ; une cellule de mémoire en série avec le commutateur de sélection ; des lignes de bit et d'écriture, (a) (i) l'électrode supérieure s'accouple à l'une des lignes de bit et d'écriture et l'électrode inférieure s'accouple à une autre des lignes de bit et d'écriture, et (a) (ii) la cellule de mémoire se trouve entre l'une des électrodes supérieure et inférieure et l'une des lignes de bit et d'écriture ; (b) (i) la couche métallique comprend de l'argent (Ag), et (b) (ii) des ions Ag provenant de la couche métallique forment un trajet conducteur dans la couche SE lorsque l'électrode supérieure est polarisée, et dissolvent le trajet conducteur lorsque l'électrode supérieure n'est pas polarisée. D'autres modes de réalisation sont décrits ici.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)