Recherche dans les collections de brevets nationales et internationales

1. (WO2017171768) MATRICES DE REMISE EN ORDRE

Pub. No.:    WO/2017/171768    International Application No.:    PCT/US2016/025141
Publication Date: Fri Oct 06 01:59:59 CEST 2017 International Filing Date: Fri Apr 01 01:59:59 CEST 2016
IPC: G11C 13/00
G06F 12/02
Applicants: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP
Inventors: MURALIMANOHAR, Naveen
SHAFIEE ARDESTANI, Ali
Title: MATRICES DE REMISE EN ORDRE
Abstract:
Selon un exemple, un procédé consiste à recevoir, par au moins un processeur, une matrice originale de valeurs représentant un opérande à utiliser dans le traitement de données avec un réseau de mémoire résistive. Le réseau de mémoire résistive peut comprendre une pluralité d'éléments de mémoire résistive disposés en lignes de mots et lignes de bits, chaque ligne de mots comprenant une entrée. Les valeurs de la matrice peuvent être disposées en lignes à représenter comme résistance d'un élément de mémoire résistive d'une ligne de bits du réseau de mémoire résistive. Le procédé peut consister à réordonner, par le ou les processeurs, les lignes de la matrice originale pour former une matrice modifiée. Par comparaison avec la matrice originale, la matrice réordonnée peut être de telle sorte que, lorsque les lignes réordonnées sont mises en correspondance avec les lignes de bits d'un réseau, la distribution des éléments résistifs inférieurs est ajustée pour être vers les entrées des lignes de mots du réseau.