Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017169959) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/169959 N° de la demande internationale : PCT/JP2017/011137
Date de publication : 05.10.2017 Date de dépôt international : 21.03.2017
CIB :
H01L 21/304 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
302
pour changer leurs caractéristiques physiques de surface ou leur forme, p.ex. gravure, polissage, découpage
304
Traitement mécanique, p.ex. meulage, polissage, coupe
Déposants :
三井化学東セロ株式会社 MITSUI CHEMICALS TOHCELLO, INC. [JP/JP]; 東京都千代田区神田美土代町7 7, Kandamitoshiro-cho, Chiyoda-ku, Tokyo 1018485, JP
Inventeurs :
栗原 宏嘉 KURIHARA Hiroyoshi; JP
福本 英樹 FUKUMOTO Hideki; JP
Mandataire :
速水 進治 HAYAMI Shinji; JP
Données relatives à la priorité :
2016-07095531.03.2016JP
Titre (EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法
Abrégé :
(EN) This semiconductor device manufacturing method involves at least the following 3 steps: (A) a step for preparing a structure which comprises a semiconductor wafer having a circuit forming surface and an adhesive film (100) bonded on the circuit forming surface side of the semiconductor wafer, (B) a step for backgrinding the surface of the semiconductor wafer opposite of the circuit forming surface, and (C) a step for removing the adhesive film (100) from the semiconductor wafer after irradiation of the adhesive film (100) with UV rays. As the adhesive film (100), an adhesive film is used which comprises a base material layer (10) and a UV curable adhesive resin layer (20) provided on one side of the base material layer (10). Further, the adhesive resin layer (20) in the adhesive film (100) includes an UV curable adhesive resin, and the saturated charge voltage V1 of the surface of the adhesive resin layer (20) after UV curing is 2.0 kV or less, measured with a specific method.
(FR) Selon l'invention, ce procédé de fabrication de dispositif à semi-conducteur comprend au moins les 3 étapes suivantes : (A) la préparation d'une structure qui comprend une tranche de semi-conducteur ayant une surface de formation de circuit et un film adhésif (100), collé sur le côté de surface de formation de circuit de la tranche de semi-conducteur, (B) le meulage arrière de la surface de la tranche de semi-conducteur opposée à la surface de formation de circuit, et (C) l'élimination du film adhésif (100) de la tranche de semi-conducteur après exposition du film adhésif (100) à des rayons UV. Un film adhésif comprenant une couche de matériau de base (10) et une couche de résine adhésive pouvant durcir aux UV (20), disposée sur un côté de la couche de matériau de base (10), est utilisé en tant que film adhésif (100). En outre, la couche de résine adhésive (20) dans le film adhésif (100) comprend une résine adhésive pouvant durcir aux UV, et la tension de charge saturée V1 de la surface de la couche de résine adhésive (20) après le durcissement aux UV est inférieure ou égale à 2,0 kV, mesurée à l'aide d'un procédé spécifique.
(JA) 本発明の半導体装置の製造方法は、以下の3つの工程を少なくとも備えている。 (A)回路形成面を有する半導体ウェハと、上記半導体ウェハの上記回路形成面側に貼り合わされた粘着性フィルム(100)と、を備える構造体を準備する工程 (B)上記半導体ウェハの上記回路形成面側とは反対側の面をバックグラインドする工程 (C)粘着性フィルム(100)に紫外線を照射した後に上記半導体ウェハから粘着性フィルム(100)を除去する工程 粘着性フィルム(100)として、基材層(10)と、基材層(10)の一方の面側に設けられた紫外線硬化型の粘着性樹脂層(20)と、を備える粘着性フィルムを用いる。そして、粘着性フィルム(100)において、粘着性樹脂層(20)は紫外線硬化型粘着性樹脂を含み、特定の方法で測定される、紫外線硬化後の粘着性樹脂層(20)の表面の飽和帯電圧Vが2.0kV以下である。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)