Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017169943) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/169943 N° de la demande internationale : PCT/JP2017/011082
Date de publication : 05.10.2017 Date de dépôt international : 21.03.2017
CIB :
H01L 21/60 (2006.01) ,H01L 25/065 (2006.01) ,H01L 25/07 (2006.01) ,H01L 25/18 (2006.01) ,H05K 3/34 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60
Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
065
les dispositifs étant d'un type prévu dans le groupe H01L27/81
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
07
les dispositifs étant d'un type prévu dans le groupe H01L29/81
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
18
les dispositifs étant de types prévus dans plusieurs sous-groupes différents du même groupe principal des groupes H01L27/-H01L51/166
H ÉLECTRICITÉ
05
TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
K
CIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
3
Appareils ou procédés pour la fabrication de circuits imprimés
30
Assemblage de circuits imprimés avec des composants électriques, p.ex. avec une résistance
32
Connexions électriques des composants électriques ou des fils à des circuits imprimés
34
Connexions soudées
Déposants :
東レエンジニアリング株式会社 TORAY ENGINEERING CO., LTD. [JP/JP]; 東京都中央区八重洲1丁目3番22号(八重洲龍名館ビル) Yaesu Ryumeikan Bldg., 3-22, Yaesu 1-chome, Chuo-ku, Tokyo 1030028, JP
Inventeurs :
朝日 昇 ASAHI, Noboru; JP
仁村 将次 NIMURA, Masatsugu; JP
Données relatives à la priorité :
2016-06739730.03.2016JP
Titre (EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND MANUFACTURING DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF DE FABRICATION
(JA) 半導体装置の製造方法及び製造装置
Abrégé :
(EN) The present invention addresses the problem of increasing productivity in semiconductor device manufacturing. Specifically, provided is a semiconductor device manufacturing method in which a semiconductor chip 4 is electrically connected to a substrate 1, wherein bumps 5 are formed on a second main surface of the semiconductor chip 4, electrode pads 2 are formed on a first main surface of the substrate 1, and the semiconductor device manufacturing method comprises: (A) a provisional arrangement step, wherein a provisionally arranged body 8, in which the bumps 5 and the electrode pads 2 are made to face one another with an adhesive 7 interposed therebetween, is obtained; (B) an inspection step, wherein the semiconductor chip 4 in the provisionally arranged body 8 is inspected for location error, and an off-location semiconductor chip, the location error of which is not within a prescribed range, is identified; (C) a position correction step, wherein if there is an off-location semiconductor chip, said off-location semiconductor chip is shifted to correct the location thereof; and (D) a connection step, wherein heat and pressure are applied to the semiconductor chip 4 in the provisionally arranged body 8, and the bumps 5 of the semiconductor chip 4 and the electrode pads 2 of the substrate 1 are electrically connected, while the adhesive 7 is hardened.
(FR) La présente invention résout le problème de l'augmentation de la productivité dans la fabrication de dispositifs à semi-conducteur. Plus particulièrement, l'invention concerne un procédé de fabrication de dispositif à semi-conducteur dans lequel une puce à semi-conducteur 4 est électriquement connectée à un substrat 1, des bosses 5 étant formées sur une seconde surface principale de la puce à semi-conducteur 4, des électrodes 2 étant formées sur une première surface principale du substrat 1, et le procédé de fabrication de dispositif à semi-conducteur comprenant : (A) une étape d'agencement provisoire, au cours de laquelle est obtenu un corps agencé provisoirement 8, dans lequel les bosses 5 et les électrodes 2 sont amenées à se faire face, un adhésif 7 étant intercalé entre celles-ci ; (B) une étape d'inspection, au cours de laquelle la puce à semi-conducteur 4 dans le corps disposé provisoirement 8 est inspectée à la recherche d'une erreur d'emplacement, et une puce à semi-conducteur hors emplacement, dont l'erreur d'emplacement ne se situe pas dans une plage prescrite, est identifiée ; (C) une étape de correction de position, au cours de laquelle s'il existe une puce à semi-conducteur hors emplacement, ladite puce à semi-conducteur hors emplacement est déplacée pour corriger son emplacement ; et (D) une étape de connexion, au cours de laquelle de la chaleur et une pression sont appliquées à la puce à semi-conducteur 4 dans le corps disposé provisoirement 8, et les bosses 5 de la puce à semi-conducteur 4 ainsi que les électrodes 2 du substrat 1 sont électriquement connectées, tandis que l'adhésif 7 est durci.
(JA) 半導体装置製造における生産性を向上させることを課題とする。具体的には、半導体チップ4と、基板1とを電気的に接続する半導体装置の製造方法であって、半導体チップ4の第2主面にはバンプ5が形成され、基板1の第1主面には電極パッド2が形成されており、 (A)接着剤7を介してバンプ5と電極パッド2とを対向させた仮配置体8を得る仮配置工程、と (B)仮配置体8における半導体チップ4の位置ズレを検査し、位置ズレが所定の範囲にない位置ズレ半導体チップを特定する検査工程、と (C)位置ズレ半導体チップがあれば、当該位置ズレ半導体チップを移動させて位置を修正する位置修正工程、と (D)仮配置体8における半導体チップ4を加熱、加圧して、当該半導体チップ4のバンプ5と基板1の電極パッド2とを電気的に接続するとともに、接着剤7を硬化させる接続工程、とを備えた構成とした。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)