Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017169879) ÉLÉMENT D'IMAGERIE À SEMI-CONDUCTEUR, DISPOSITIF D'IMAGERIE ET DISPOSITIF ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/169879 N° de la demande internationale : PCT/JP2017/010849
Date de publication : 05.10.2017 Date de dépôt international : 17.03.2017
CIB :
H04N 5/335 (2011.01) ,H04N 5/376 (2011.01)
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
N
TRANSMISSION D'IMAGES, p.ex. TÉLÉVISION
5
Détails des systèmes de télévision
30
Transformation d'informations lumineuses ou analogues en informations électriques
335
utilisant des capteurs d'images à l'état solide [capteurs SSIS] 
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
N
TRANSMISSION D'IMAGES, p.ex. TÉLÉVISION
5
Détails des systèmes de télévision
30
Transformation d'informations lumineuses ou analogues en informations électriques
335
utilisant des capteurs d'images à l'état solide [capteurs SSIS] 
369
architecture du capteur SSIS; circuits associés à cette dernière
376
Circuits d'adressage
Déposants :
SONY CORPORATION [JP/JP]; 1-7-1, Konan, Minato-ku, Tokyo 1080075, JP
Inventeurs :
IZUHARA Kunihiko; JP
SONODA Yuuko; JP
Mandataire :
NISHIKAWA Takashi; JP
INAMOTO Yoshio; JP
Données relatives à la priorité :
2016-07295431.03.2016JP
Titre (EN) SOLID-STATE IMAGING ELEMENT, IMAGING DEVICE, AND ELECTRONIC DEVICE
(FR) ÉLÉMENT D'IMAGERIE À SEMI-CONDUCTEUR, DISPOSITIF D'IMAGERIE ET DISPOSITIF ÉLECTRONIQUE
Abrégé :
(EN) There is provided a solid-state imaging element in which a first substrate in which a pixel circuit including a pixel array unit is formed and a second substrate in which a plurality of signal processing circuits are formed are laminated, and a common reference clock is supplied to the plurality of signal processing circuits that are formed on the second substrate.
(FR) Cette invention concerne un élément d'imagerie à semi-conducteur dans lequel un premier substrat dans lequel est formé un circuit de pixels comprenant une unité de réseau de pixels et un second substrat dans lequel est formée une pluralité de circuits de traitement de signal, sont stratifiés, et une horloge de référence commune est fournie à la pluralité de circuits de traitement de signal qui sont formés sur le second substrat.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)